VHDL语言学习辅导系统的开发与实践

教育部制定的电子技术基础（A）课程教学基本要求，将掌握一种PLD编程技术列入其中，目前最主要的硬件描述语言是VHDL和Verilog HDL，针对目前国内部分高校VHDL语言学时有限，作者制作了这套VHDL的学习辅导系统供学生自学使用。本软件针对VHDL的特点，基于Authorware软件平台进行创作，充分运用信息化的多媒体技术，将文字、图像、声音、动画等多种表现手段有机结合，使初学者能在短时间之内轻松愉快地掌握此语言。     

IEEE802.3 CRC-32的VHDL语言程序实现

文章介绍了IEEE802.3 CRC-32的一种VHDL语言程序实现。对CRC的重要性进行了简要的介绍,重点讨论了CRC的算法分析、CRC-32的VHDL语言程序实现。     

VHDL语言和ISP器件在数字电路设计中的应用

本文简述了VHDL语言和ISP器件在电子设计中的功能和作用。举例说明了VHDI。语言和ISP器件在数字电路设计中的应用。根据实际设计所遇到的问题，指出在VHDL程序设计中，除了考虑所编程序能实现既定的逻辑功能外，还要考虑实现这一功能所耗费的硬件资源，从而说明了在设计中应该不断探索，提高通过驾御软件语句来控制硬件构成的能力，注重简化电路结构。探讨了优化电路设计、提高VHDL设计质量及开拓学生创造力体会。     

VHDL中有限状态机模型的应用

介绍用VHDL语言描述有限状态机模型的类型、原理、转移条件、内部工作方式及其应用。     

数字正交变换的FPGA实现

文章采用VHDL语言与原理图输入相结合的方法,运用ALTERA公司STRATIX系列FPGA器件,实现了Rader正交变换算法,并用QuartusⅡ和Matlab软件对设计进行了联合仿真,然后将设计下载到FPGA开发板上进行了硬件验证。     

用可编程逻辑实现SOC的中断扩展

针对传统的航天控制系统中断控制电路集成度低,可移植性差的特点,在SOC系统中,利用可编程逻辑设计实现了二级中断控制电路。介绍了用VHDL语言实现中断控制器的方法,及如何使用SOC实现对中断的控制,设计去除了传统IC电路的繁琐,实现了数字化、集成化设计,这种设计方法的优点是方便更改中断顺序,设计更改周期短、成本低。     

基于CPLD的循环冗余校验码的实现

本文介绍了利用VHDL语言,在MAXPLUSⅡ平台上,使用CPLD 实现串行、并行两种信源方式的CRC码的设计及其模型验证结果.无论是串行,还是并行的信源要想实现CRC码设计必须建立校验、纠错两个模块,完成数据传输中的差错控制.同时在用硬件实现CRC码传输的过程中,比较了串、并两种方式的优缺点.     

基于VHDL语言的八阶IIR语音低通数字滤波器

采用VHDL语言实现八阶IIR数字语音低通数字滤波器,通过四个二阶节级联构成数字椭圆低通滤波器,滤波器在通带内波动小于0.5dB,阻带内衰减大于60 dB,过渡带只有160Hz,与传统的LC滤波器相比,性能得到较大得该善。文章给出了祥细的VHDL程序,并通过QuartusⅡ进行编译仿真,对产品开发有现实的指导意义。     

《数字电子技术》课程体系和内容改革的体会

本文论述了数字电子技术课程体系和教学内容改革方面的一些做法和经验.如何将VHDL硬件描述语言引入到课堂教学及数字电子技术教学内容的发展趋势.     

一种高可靠串行通信协议研究及其控制器IP核设计

为满足军用和航天等领域高可靠串行通信的应用需求,本文通过对曼彻斯特编码、汉明码编码和数据帧冗余等技术进行研究,设计并用VHDL语言实现了高可靠串行通信控制器IP核。将该IP核集成到LEON2中进行了性能仿真和测试,结果表明该IP核较明显地提高了系统串行通信的可靠性。     

演化硬件在时序数字电路自适应中的研究与实现

本文在讨论了EHW运行机制的基础上,详细论述了基于FPGA芯片和VHDL语言的EHW环境的设计和实现,特别是以能够进行在线进化的闭环结构方式,形成一个较为实用的EHW实验和应用环境的具体方法.在此环境上,可以进行多种演化策略和进化方式的研究,并实现了多种完全通过演化而自行设计、且可下载到控制器中进行实际运行的控制电路.该方式在实现机电一体化的演化硬件控制系统方面进行了成功的探索,具有一定的参考和实用价值.     

基于FPGA的模糊PID控制器的设计

本文提出了一种基于VHDL描述、FPGA实现的模糊PID控制器的设计,使用自顶向下的设计流程完成了控制器的VHDL设计,并在一个具体的FPGA芯片上实现了该控制器.由于采用了模糊自整定参数技术和增量式PID算法,本设计既降低了FPGA的资源耗费,又改善了传统PID控制器的控制性能.     

演化硬件在时序数字电路自适应中的研究与实现

本文在讨论了EHW运行机制的基础上,详细论述了基于FPGA芯片和VHDL语言的EHW环境的设计和实现,特别是以能够进行在线进化的闭环结构方式,形成一个较为实用的EHW实验和应用环境的具体方法.在此环境上,可以进行多种演化策略和进化方式的研究,并实现了多种完全通过演化而自行设计、且可下载到控制器中进行实际运行的控制电路.该方式在实现机电一体化的演化硬件控制系统方面进行了成功的探索,具有一定的参考和实用价值.     

89C51单片机与I2C总线的并行扩展

为提高89C51单片机与I2C总线的工作效率,提高整机工作性能,根据I2C总线协议笔者设计了89C51单片机与I2C接口电路。用VHDL语言进行设计,并用MAXPLUSⅡ进行编译仿真,下载到FPGA芯片EPM7128SLC84-15。     

将日本文化融入到二外日语教学的始终

每一种语言的形成和发展都与其社会环境密切相连,语言同时反映出一个国家和民族的历史和文化.从这个层面上说,教授语言同时也是在教授文化,学习语言的同时也是在学习文化.一个科学的语言教学体系,必须将文化教学紧密融入到语言的教学当中.鉴于当前的高校二外日语教学中鲜有独立开设日本文化课的情况,将日本文化融入到二外日语教学的始终,将会有效帮助学生在有限的学习时间里取得良好的学习效果.本文针对现阶段高校二外日语教学的特点,探讨了在日本文化背景下进行二外日语教学的重要性,并提出了一些文化导入的内容与方法.     

基于FPGA的半硬回收数据采集存储系统设计

文章介绍了基于FPGA的半硬回收数据采集存储系统的多片A/D数据编码技术、有限硬件资源下的大容量Flash读写技术、USB接口设计。利用VHDL语言和QuartusⅡ7.1软件完成了系统设计及软件仿真。实验表明:所设计的系统实现了16通道10 kHz的数据采样和存储,与计算机接口数据传输速率达8 Mbit/s,系统运行稳定可靠。     

基于FPGA控制实现的1553 B总线通讯设计

为了满足有效载荷系统与卫星平台的复杂任务和可靠的数据通信,提 出了一种基于FPGA控制协议芯片BU-61580实现1553B总线远程终端通讯的 设计方法.取代CPU而采用VHDL硬件描述语言将整个系统的数据管理与控 制通讯集中在1片FPGA芯片内实现,有利于系统的软件重用和增加系统可 靠性.     

基于CPLD的循环冗余校验码的实现

本文介绍了利用VHDL语言，在MAXPLUSⅡ平台上，使用CPLD实现串行、并行两种信源方式的CRC码的设计及其模型验证结果。无论是串行，还是并行的信源要想实现CRC码设计必须建立校验、纠错两个模块，完成数据传输中的差错控制。同时在用硬件实现CRC码传输的过程中，比较了串、并两种方式的优缺点。     

《数字电子技术》课程体系和内容改革的体会

本文论述了数字电子技术课程体系和教学内容改革方面的一些做法和经验。如何将VHDL硬件描述语言引入到课堂教学及数字电子技术教学内容的发展趋势。     

身份学说与语言学习

本文从第二语言习得的身份学说与语言学习的关系的角度,阐述了在第二语言的学习过程中,学习者因个人在年龄、性别和接受能力等方面的差异、所处社会环境及文化背景的迥异,使得他们对语言的掌握程度不尽相同,由此强调实际语言教学中要注重因材施教.