基于CPLD的循环冗余校验码的实现

本文介绍了利用VHDL语言,在MAXPLUSⅡ平台上,使用CPLD 实现串行、并行两种信源方式的CRC码的设计及其模型验证结果.无论是串行,还是并行的信源要想实现CRC码设计必须建立校验、纠错两个模块,完成数据传输中的差错控制.同时在用硬件实现CRC码传输的过程中,比较了串、并两种方式的优缺点.     

一种基于FPGA的快速CRC算法及实现

在数字通信中,循环冗余校验(Cyclic Redundancy Check,CRC)是一种常用的差错控制方法,它具有差错检测精确度高、效率高的特点.在设计中采用模拟人类的思维方式,创建快速、移植性强的串行循环移位异或运算方式来实现CRC编解码的算法,优化了系统电路.硬件测试表明,其在实现效率、消耗资源等方面取得了较好效果.     

ATM信元信头并行CRC生成与校验的FPGA设计

ATM信元交换系统一般采用CRC循环冗余校验编码来保护信元的信头。文章介绍了并行CRC生成的基本方法;研究了并行CRC纠正单比特错误的实现原理;设计了ATM信元信头并行CRC生成与校验的FPCn模块;特定芯片的实现结果表明,CRC生成模块与校验模块的数据吞吐量分别超过1．6Gbit／s和800Mbitl／s。     

短帧长Turbo编译码的FPGA实现研究

对深空通信中短帧长信息的Turbo编译码FPGA实现进行了研究。设计了Turbo编译码方法,编码由两个分量编码器并行级联组成,选择递归系统卷积码,编码采用特殊行列交织器;译码由两个独立的软输入软输出译码器串行联级联组成,采用近似Log-Map算法。给出了Turbo编译码的现场可编程逻辑阵列(FPGA)实现,给出了Turbo编译码单元的接口和顶层接口时序,以及Map译码单元流程。仿真结果表明:对帧长小于500b、码率为1/2的Turbo编译码器的FPGA实现了编码数据实时输出,译码延时0.45ms,满足输入数据速率要求。实测结果验证了仿真结果与理论性能相符。     

基于FPGA的并行数字脉压设计

在超宽带雷达接收系统中,对超大带宽、高数据率和大数据量的基带信号处理,并不再适合采用传统的基于DSP芯片的低速率串行脉压方式.在数字中频接收系统中基于FPGA实现并行多相滤波数字下变频与并行数字脉压的综合设计,采用并行多相FFT和频率抽取IFFT的算法架构,多个并行基带信号同时进行脉压运算,相比传统串行方式能够大大提高处理效率.将数字脉压由雷达信号处理系统提前到数字中频接收系统实现,并基于FPGA实现并行高效处理,对优化雷达系统的接收及处理架构具有重要意义.     

Turbo乘积码技术及其FPGA实现

介绍Turbo乘积码的基本概念,对chase译码算法、硬判决码字的可靠性计算、串行和并行迭代译码算法及其FPGA硬件描述语言的实现作了介绍和仿真,给出了仿真的译码性能曲线。     

一种高分辨率遥感卫星高速串行接口设计

从物理链路与互连协议两个方面进行研究,设计出一种应用串行编解码收发器与现场可编程门阵列(FPGA)器件编程配合,实现遥感卫星设备间数据传输的方案;通过伪随机码传输测试,实现了在速率2Gbit/s下数千亿位无误码的高速稳定串行传输。该设计传输速率快,可靠性高,为高分辨率遥感卫星设备间的数据传输提供了一种解决方案。     

扩频信号快捕算法硬件设计与实现

为提高扩频信号捕获门限及伪码相位捕获准确度 ,在多通道并行捕获技术的基础上介绍块匹配算法和单点多次平滑算法两种相关峰检测方法 ,并在以 FPGA和 DSP为核心的单板系统上实现。其中单点多次平滑算法已应用于工程实际中的软件数据处理算法。实践表明 ,该方法有效地提高了检测门限 2 d B。在 FPGA数字电路设计实现中 ,提出了多个并行捕获通道共用一个载波 NCO,一个伪码 NCO及伪码产生器的方法 ,大大节省了硬件资源 ,在规模为 1.6万门的 FPGA芯片内共设计码并行快捕通道 12 8个。     

导航星座星间链路信号捕获搜索策略研究

针对导航星座星间链路信号动态范围大、捕获性能要求高之间的矛盾,利用星历信息辅助信号捕获。在此基础上,分析了信号捕获串行搜索、码并行搜索和频率并行搜索的计算代价,给出了不同信号体制和星历误差下各搜索策略对应的运算量表达式,并结合典型的应用场景进行了算例分析。分析结果表明星间信号捕获在星历误差较小时采用串行搜索策略具有最少的计算量,在星历误差较大时采用码并行搜索策略计算量最少。     

一种结构化LDPC码的部分并行译码器设计

CCSDS标准给出的低密度奇偶校验码(Low Density Parity Check,LDPC)其子矩阵具有不同的列重,这给部分并行译码器的设计带来困难。本文针对如何高效实现CCSDS中LDPC码部分并行译码的问题,根据该类码的准循环特性,将码的校验矩阵分解成3个矩阵的和,提出了一种能够部分并行译码的译码器结构。利用本文提出的方法设计译码器时可以在译码时延和译码复杂度之间进行折中。     

一种查表生成CRC码的优化算法

提出一种用查表方法求余数生成循环码的软件方法,此法具有所占表格空间最小的优点。文中列出了相应的MCS-51 汇编程序     

一种GPS系统P码直接捕获策略分析

GPS的 P码信号具有很强的抗干扰和保密能力 ,实现 P码的直接捕获对 GPS系统的军事用户及我国未来发展自己的卫星定位系统具有重要意义。针对 GPS系统 P码信号多普勒频移大、码周期长和速率高的特点 ,提出了时域 -频域联合、串行 -并行混合的捕获策略 ,介绍时域 -频域联合捕获和串行 -并行混合捕获方法的基本原理和工作方式 ,在此基础上对两方案的捕获性能进行了分析。     

基于CPLD的IRIG-B码源的实现

介绍一种基于 CPL D的 IRIG- B码码源的设计思想和实现方法 ,并给出实验结果。所产生的标准串行时间码可用于测量设备 ,解决测量设备在时间上的统一问题 ;也可作为实践教学设备使用 ,让学员了解 IRIG- B码的结构及工作流程。采用可编程逻辑器件来实现 ,使系统小型化、集成度高、可编程性好 ,适应未来微电子技术的发展要求。     

SMP2仿真引擎的多核并行化

仿真模型可移植性规范2（SMP2）是由欧洲航天局制定并得到广泛应用的仿真模型开发与集     

远动通讯规约CDT中间余式与校验码算法的研究

CDT通讯规约在我国电力系统的调度系统中应用广泛 ,但规约本身存在传输效率不高等缺点。文中提出一种适用于 CDT通讯规约生成多项式和中间余式的计算机实现的算法 ,可简化 CRC校验码计算方法 ,从而达到提高传输效率的效果     

光正交码

OCDMA技术已成功应用于无线通信领域，它具有抗干扰，提高系统容量等优点。本文对实现OCDMA技术关键的光地址码中较成熟的光正交码进行了介绍。阐述了光正交码的众多构造方法和现有的存在性结果，主要介绍了如何利用组合设计的方法构造光正交码。     

曼彻斯特码异步解调的单片机实现及性能分析

在分析曼彻斯特码码型特征的基础上 ,提出一种简单有效的异步解调方法。该方法以单片机为核心 ,以纯软件的形式在一个芯片上实现数据帧的码同步、曼彻斯特解码、帧同步和数据处理。为串行数据的接收提供一种新的解决方案 ,在工程上得到了实际应用。