基于反熔丝FPGA的有限状态机加固设计

在介绍空间辐射和FPGA容错设计的基础上,提出了一种针对反熔丝FPGA有限状态机的联合纠错译码和三模冗余算法的加固设计方法.通过分析和比较可知,此加固设计有利于提高代码的抗单粒子翻转能力,为反熔丝FPGA代码加固设计提供了一种思路.     

临近空间中子辐射环境分析及其引起的单粒子效应预计研究

使用Space Radiation 7.0工具分析临近空间中子辐射环境，研究其与海拔高度、太阳活动和经纬度的关系及内在原因.在此基础上，提出了一种基于蒙特卡罗方法的大气中子实时错误率预计方法，并以航空电子系统关键集成电路FPGA为例，预计其单粒子翻转敏感模块包括配置存储器、块存储器和用户触发器，单粒子功能中断敏感模块包括上电复位电路、SelectMAP接口等的实时飞行错误率.结果表明，配置存储器中发生的单粒子翻转达到总单粒子翻转率的77%，而上电复位电路和SelectMAP接口中发生的单粒子功能中断各占总单粒子功能中断率的36%.根据RTCA DO-254对飞行系统失效等级的划分，该FPGA器件不可用于航空电子系统关键位置.      

空间轨道单粒子翻转率预估方法研究

系统分析了国外单粒子翻转率预估方法，提出了一种适合国内现状的单粒子翻转率预估方法，计算了五个典型轨道上的单粒子翻转率和轨道翻转系数，为评价半导体器件抗单粒子效应的能力提供了依据。     

14 nm pFinFET器件抗单粒子辐射的加固方法

为探究先进互补金属氧化物半导体（CMOS）工艺在空间应用中的可靠性问题，研究14 nm工艺下P型沟道鳍式场效应晶体管(pFinFET)器件中的抗单粒子瞬态(SET)加固策略。通过在器件中插入平行于鳍方向的重掺杂N型沟槽(Ntie)和P型沟槽(Ptie)来减缓SET的影响。三维TCAD仿真结果表明：加固之后器件的抗SET特性和沟槽本身的偏置条件相关。当重掺杂沟槽处于零偏状态时，抗辐射加固的性能最好，SET脉冲宽度降低程度可达40%左右；然而，当处于反偏状态时，由于特殊的电荷收集过程的存在，使得SET脉冲幅度反而会明显增大，脉冲宽度减小程度并不明显。此外，还研究沟槽面积、间距及掺杂浓度对pFinFET中的SET脉冲宽度的影响，得到提高抗SET效果的加固方法。     

一种存储器容错设计方法

空间辐射环境常导致存储器发生单粒子翻转,设计了一种基于Hsiao编码的EDAC电路,并通过编解码电路复用的策略来进一步减小电路面积,该电路与目前广泛应用的扩展Hamming码电路相比,面积减少了近50％,速度提高了近20％,并采用了一种新颖的方法来实现单错自动回写功能,可有效解决CPU中断行为．通过增加控制寄存器的三模冗余（TMR）设计来保证存储器操作的正确性,仿真验证了该设计的有效性和优越性．     

基于TCAD和Geant 4的SRAM单粒子效应评估

基于Geant4和TCAD (Technology-Computer Aided-Design)建立了一套评估静态存储器(SRAM)单粒子效应的方法. 该方法利用TCAD软件模拟半导体存储单元对粒子能量沉积的响应, 获得SRAM的重离子单粒子翻转截面, 并应用蒙特卡罗工具包Geant 4计算质子与硅材料的核反应以及次级粒子在灵敏体积内的能量沉积, 进而获得质子的单粒子翻转率. 利用该方法, 计算了TSMC 0.18 μm未加固SRAM的重离子和质子翻转率, 通过与同工艺SRAM的重离子实验结果进行比较, 初步验证了该方法的有效性. 该方法不依赖于地面模拟实验, 可以用来评估处于设计阶段的抗辐射加固器件.      

高能重离子径迹结构对单粒子翻转的影响

利用解析法计算了高能重离子的径迹结构,通过MonteCarlo方法研究了径迹结构对微电子芯片单粒子翻转的影响.结果表明,考虑了径迹结构的影响后,当离子能量较高时,具有小尺寸灵敏单元、低翻转阈值的芯片的翻转截面较传统的LET描述结果小许多;当离子更重时,这种差别对灵敏单元尺寸较大、翻转阈值较高的芯片也变得较明显.即离子径迹结构的影响是通过其有效地沉积到灵敏单元中的能量与翻转阈值相比较而表现出来的.还研究了作用距离较深、结构宽大的径迹造成的相邻多个灵敏单元的同时翻转,即多位翻转现象,这是用LET所不能反映的.      

空间粒子辐射对卫星中集成芯片的影响

本文分析了在“风云一号(B)”气象卫星环境中各种粒子辐射在集成芯片临界体积中产生的能量沉积, 即LET(线性能量传输);得到了银河宇宙线1≤Z≤28、银河宇宙线异常成分(C、N、O、Ne、Ar、Fe)、内辐射带质子等产生的LET, 计算了其分别产生的单粒于事件(SEU)翻转率。      

质子单粒子翻转截面计算方法

在分析质子与硅反应的基础上,建立了质子单粒子翻转截面理论计算模型,提出了模拟计算方法。计算得到了不同能量的高能质子与硅反应产生的次级粒子种类、截面、能谱和双微分截面。采用Monte Carlo方法模拟质子与硅的反应;应用TRIM程序计算次级粒子的射程;计算得到次级粒子在存储单元的灵敏区内沉积的能量,产生的电荷。通过与临界电荷的比较,判断是否导致单粒子翻转,从而得到单粒子翻转截面。计算得到的单粒子翻转截面与实验数据符合较好。     

存储器空间单粒子翻转率预测

根据SSO上两卫星搭载的三个PREM测得的空间中重离子LET谱,以及利用Weibull分布模型拟合出的不同器件的σ-LET曲线,对由空间中重离子引起的单粒子翻转的翻转率进行了预测估算.将预测值与实测值对比,分析了影响翻转率的因素.对于相同器件,翻转率与设备在卫星上的位置和朝向有关.位于卫星尾部面向后退（-x）方向的翻转率高于位于底部对地（+z）方向的器件翻转率;太阳活动水平高的时间段翻转率高于太阳活动水平低的时间段.探测器接收的重离子微分LET谱的强度和硬度决定了器件的单粒子翻转率.在高于翻转LET阈值时,LET谱的强度越高,其硬度和翻转率越大.不同器件的翻转率也不相同.      

基于Scrubbing的空间SRAM型FPGA抗单粒子翻转系统设计

基于SRAM工艺的FPGA在空间环境下容易受到单粒子翻转(Single Event Upsets, SEU)的影响而导致信息丢失或功能中断. 在详细讨论三模冗余(Triple Modular Redundancy, TMR)和刷新(Scrubbing)的重要原理及实现细节的基 础上, 实现了一种高可靠性、TMR+Scrubbing+Reload的容错系统设计, 用反熔丝型FPGA对SRAM型FPGA的配置数据进行毫秒级周期刷新, 同时对两个FPGA均做TMR处理. 该容错设计已实际应用于航天器电子系统, 可为高可靠性电子系统设计提供参考.      

SRAM型FPGA的抗SEU方法研究

通过分析静态随机访问存储器(Static Random Access Memorg,SRAM)型现场可编程门阵列(Field Programable Gate Array,FPGA)遭受空间单粒子翻转(SEU)效应的影响,并比较几种常见的抗SEU技术:三模冗余(Triple Module Redwcdancy,TMR)、纠错码(Error Correction Code,ECC)和擦洗(Scrubbing),提出了一种硬件、时间冗余相结合的基于双模块冗余比较的抗SEU设计方法。在FPGA平台上对线性反馈移位寄存器(Linear Feedback Shift Register,LFSR)逻辑进行软件仿真的抗SEU验证实现,将各种容错设计方法实现后获得的实验数据进行分析比较。结果表明,64阶LFSR的抗SEU容错开销与基于硬件的TMR方法相比,可以节省92%的冗余逻辑资源;与基于时间的TMR相比,附加时间延迟缩短26%。     

DC／DC变换器在航天器二次电源中的应用

DC／DC变换器以其可靠性好、集成度高、体积小、效率高等特点,在航天工程二次电源系统中得到广泛应用．但是在DC／DC直流变换过程中容易引入或形成各种干扰噪声,不仅直接影响供电质量,而且影响航天器的技术性能及指标．为解决干扰问题,提高二次电源的可靠性,结合航天器实际任务,讨论分析了DC／DC变换器设计应用中的关键技术,主要包括软启动设计、滤波设计、EMC设计、可靠性设计、抗辐照设计等．综合采取上述措施后,二次电源的可靠性大大提高,浪涌电流减少至原来的1／20,输出纹波减少至原来的1／4．通过对二次电源输出电压线的传导发射测试（CE）和二次电源机箱的辐射发射测试（RE）,发现其测量值均低于标准中规定的极限值．实验结果及工程实际应用结果表叽所提出的设计方案具有良好的效果．     

卫星反作用飞轮总线化驱动及可重构性

通过研究卫星反作用飞轮的总线化伺服驱动及其系统重构问题,构建了可靠的无刷直流电动机功率驱动主回路,研制了可以采样三相绕组电流的磁感应式传感器及泵生电压自动抑制电路。对普通的M/T测速算法进行了改进,并仅以两组相互备份的六个位置传感器完成了数字转速测量和换相控制。规划了现场总线协议,设计了总线式的全数字化飞轮力矩/速度双模式伺服驱动器的知识产权内核及系统级专用芯片,构造了冗余型可重构控制器,提出了多种重构方案以及相应的实现算法。在现场可编程门阵列工艺中最终实现了飞轮的片上伺服系统;测试结果表明,该系统在整个四象限区域内均具有良好的动态和静态运行性能。     

基于A2-RO电路版图填充的硬件木马抗植入方法

集成电路芯片制造过程中,攻击者可以利用电路版图中的空白区域植入硬件木马。为此,提出了一种基于A2-RO电路版图填充的硬件木马抗植入方法, 以减小电路版图中的空白区域为防护目标,设计了能够动态监测稀有节点翻转情况的功耗表征结构A2-RO,并提出了迭代填充算法及路径构建算法,通过在电路版图的空白区域中智能化地构建A2-RO电路,提高了电路的安全防护水平。基于SMIC 180 nm工艺,以ISCAS’85和ISCAS’89中的基准电路作为研究对象进行仿真验证。仿真结果表明:版图填充后,芯片的面积利用率提高至95%以上,剩余空白区域无法填充最小尺寸的标准单元。A2-RO电路移除攻击后的侧信道电流变化值为1.921 mA,有效实现了对版图空白区域的防护。版图填充的额外布线资源开销可控制在7%以内,对关键路径延时的影响在1.2%以内。      

Single-event upset in geostationary transfer orbit during solar-activity maximum period measured by the Tsubasa satellite

This paper reports single-event upset (SEU) occurrence related to the space radiation environment in geostationary transfer orbit during solar-activity maximum period measured by the Tsubasa satellite. Most SEUs are measured in the inner radiation belt, indicating that they are mainly caused by trapped protons. Thus, the spatial distribution and the temporal variation of the SEU count correlate well with those of trapped protons. The peak SEU rate appears around L = 1.4. The transition point from SEUs caused by trapped protons to those caused by galactic cosmic rays is around L = 2.6. During the experiment period, increased SEU count was sometimes detected due to solar and geomagnetic events outside the inner radiation belt.     

SFODB总线在飞行器数据管理中的应用探讨

SFODB(Spaceborne Fiber Optic Data Bus)的提出主要是为解决飞行器内部有效载荷数据率日益提高这一迫切问题,它是一种基于商用异步传输模式(ATM)的高速航天数据总线技术,适合于空间探测器的海量数据包传输.其物理拓扑是由光纤链路连接多个FBIU单元以及单个CFBIU单元组成的环形网络,各节点之间的距离不超过100m,基本数据率可从200Mbit·s-1变化至1Gbit·s-1,并具有极高的实时性和可靠性,相比其他总线网络规模小,性能更优.针对SFODB的特性,分析了其发展现状和技术途径,提出了一种在飞行器内部采用SFODB总线作为主干网的数据网络架构,该网络能完成飞行器内部不同数据率载荷的分类分层可靠传输.在此基础上对SFODB的研究与应用提出了建议.      

基于CIT技术的广域增强系统电离层延迟修正算法

提出了一种基于电离层层析成像(CIT)技术的广域增强系统(WAAS)电离层延迟 修正算法. 该算法利用模式基函数与截断奇异值分解正则化组合的方式, 实现WAAS单频用户的电离层延迟误差修正. 基于中国区域23个广域基准站 和10个用户站的仿真结果分析表明, 传统的网格算法和基于CIT技术的电离 层延迟修正算法的电离层延迟修正精度与太阳活动、昼夜变化及地磁纬度 之间均存在明显的相关性. 基于CIT技术的电离层延迟修正算法精度优于网格算法, CIT算法的平均误差与标准差相比网格算法均有较大幅度的下降.