一种新型数字高精度伪码快速捕获延迟锁定环的设计与实现

介绍了一种新型全并行快速捕获延迟锁定环的设计与FPGA实现,捕获时间小于等于一个伪码周期,抗干扰容限大于80 dB。此快速捕获延迟锁定环实现127路全并行捕获和高精度跟踪,仅需存储130个PN码表,相对于其他并行捕获延迟锁定环或串并结合的环路,存储量约小2/3,并具有较高捕获精度。     

基于FPGA的BOC(1,1)信号捕获技术

BOC调制是新一代卫星导航系统中广泛采用的调制方式,在时域上具有多峰值特性,副峰的存在增加了捕获的难度。采用自相关副峰消除技术(ASPeCT)在原有的BOC码相关支路的基础上增加一条伪码相关支路,可以有效削弱码相位检测函数的副峰,避免误捕获,是一种性能良好的BOC信号捕获技术。提出一种采用二维并行快速搜索的在FPGA芯片中实现ASPeCT捕获技术的方案,可以显著缩短捕获时间。在理论分析和仿真验证的基础上,采用Verilog硬件描述语言在接收机FPGA+DSP平台上编程实现,在露天测试中,成功捕获到Galileo E1B卫星导航信号,并对ChipScope采集的数字中频信号的多普勒频率和码相位静态捕获结果进行验证,与同一段信号的Matlab仿真结果一致,证明所提出的技术方案正确合理可行。     

扩频系统中伪码防错锁技术研究

针对扩频系统中出现的伪码错锁问题,分析了产生伪码错锁的原因,根据伪码自相关性和互相关性特点,从伪码捕获策略、错锁自动判决策略等角度研究了伪码防错锁措施：选择自相关性和互相关性尽可能好的码;合理设置捕获门限;减小多普勒捕获范围;采用并行伪码捕获方法,并在捕获过程中防止载波错捕现象发生;单独建立验证通道,进行相关值比较判决等。实践表明,采用文中方法可提高正确捕获概率,缩短捕获时间,从硬件设计上有效解决了伪码错锁问题。     

基于DSP的高动态数字解扩接收机的研究

讨论了高动态、低信噪比、长伪码序列扩频信号的伪码捕获、跟踪、载波跟踪与数据解调方法。提出了一种基于高速数字信号处理技术和现场可编程逻辑器件 ( FPGA)的全数字高动态解扩接收机方案。     

GPS接收机数字码跟踪环性能研究

建立了伪码捕获和跟踪过程的数学模型;推导出了伪码捕获的检测概率和虚警概率,提出了改进的双Dwell搜索方法;对一阶、二阶、三阶DDLL的动态跟踪性能及输入随机噪声影响进行了定量分析。研究结果表明,双Dwell搜索方法能显著缩短平均捕获时间,应根据不同的系统动态特点,选择不同的环路参数,以优化码跟踪环的特性。     

统一测控系统接收机错锁智能识别与自主处理

统一测控系统接收机采取了一定的方法防止伪码捕获跟踪环和载波锁相环错锁,但是在航天器测控过程中,错锁仍然发生。通过分析伪码捕获跟踪环和载波锁相环错锁的原因,提出对错锁的智能识别方法和自主处理措施,以增强系统工作的可靠性,提高扩频统一测控系统的测控成功率。     

高码速率QPSK解调器的设计

对目前通信中急需的高码速率传输设备进行了研究,首先分析了硬判决环的工作原理和设计方法,并且以此算法为基础在硬件上实现了高达百兆QPSK解调器的设计.整个硬判决环的算法设计是基于Altera公司的QuartusII开发平台,并在CycloneII系列FPGA中实现.用FPGA实现硬判决算法具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点,符合未来通信技术发展的方向.而整套其它外围模块包括解调芯片、AD芯片、DA芯片、RF合成器等都是采用的非常高端的芯片来实现的.     

基于Walsh变换的伪码快速捕获算法

本文针对空间探测的背景,利用单FPGA作为潜在处理平台,介绍了基于Walsh变换的位码快速捕获方法,并与滑动相关、FFT捕获算法进行了比较.仿真和分析结果表明基于Walsh变换的伪码快速捕获算法比FFT捕获算法捕获时间更短,占用资源更少,但是无法根本提高信号捕获的抗干扰能力,在非深空探测中具有良好的应用前景.     

一种低信噪比大多普勒频移下的直扩信号捕获方法

提出了伪码相位一载波频率二维搜索伪码捕获结构在低信噪比大多普勒频移情况下捕获性能恶化的问题，给出了一种中频端简单数字处理算法的解决方案，并分析了该算法的性能。仿真表明，改进的伪码相位一载波频率二维搜索伪码捕获结构在低信噪比大多普勒频移情况下解决了捕获性能恶化的问题。     

北斗B1 QPSK调制信号的高灵敏度捕获算法

卫星信号在复杂环境中功率存在衰减,导致其低于接收机正常捕获范围,给信号捕获带来较大困难。在分析北斗B1频点信号体制及研究码并行捕获算法基础上,提出了针对北斗B1 QPSK调制信号的双通道并行搜索捕获算法,设计了优化的相干、非相干码并行捕获算法,解决了信噪比较低环境中北斗卫星信号捕获困难的问题。利用卫星信号模拟器产生的仿真信号对双通道并行捕获算法和相干、非相干累加捕获算法进行验证与分析,结果表明,前者性能明显优于单通道捕获,后者较普通捕获算法具有更理想的捕获灵敏度。     

基于FPGA的突发DS-QPSK系统的高性能伪码捕获技术

首先介绍了一种突发DS-QPSK系统的快速捕获算法;并采用Xilinx公司XC2V1500-5器件得到实现。其实现结构在器件上可稳定工作于200MHz处理时钟。最后分析了该实现结构的处理能力以及与其它实现结构的性能比较。     

航空通信中基于PN码的信道估计算法研究

航空移动通信系统（空空信道）中,大的多径时延和多普勒频移会造成非常严重的符号间干扰,高速宽带下尤为突出,使得传统的频域信道估计算法不得不通过提高运算长度和复杂度来实现性能,而航空通信对实时性的要求使其难以工程实现。本文针对空空信道时延长而衰落小的条件,提出一种基于PN码的时域信道估计算法,连续发送N段m序列作为训练序列...     

ARINC429通信方式的研究与实现

介绍了AR INC429总线规范,研究了基于分立元器件、HS3282/3182、DEI1016和FPGA的通信模块实现方式。对实现方式进行了比较,指出了最优实现方式,在此基础上,提出了一种基于FP-GA和双口的AR INC429总线通信模块设计方案,并对其中需要解决的关键问题给出了相应的解决方法。     

基于DSP+FPGA的数字视频信号处理系统

研制了一种基于FPGA DSP的数字视频信号处理系统,详细分析了系统中视频信号的转换(SAA7113)、视频信号的处理(FPGA DSP)以及与PC机通信(FPGA与USB接口)的工作原理和流程。系统采用模块化设计,计算效率高,工作稳定可靠。     

一种用于 ACAS 的相位校准方法

校准是用于 ACAS 发射机的一项关键技术,本文给出了一种新的基于比相的实时校准方法,去除了发射通道幅度对通道相位差的影响,介绍了该方法的原理,并在 FPGA 硬件平台上完成了该方法的仿真和验证,通过实测数据的分析与处理,证明了这种方法的可行性     

基于FPGA的动态可重配置方法研究

对FPGA应用的研究发现,随着FPGA门电路总数的增加,其内部布线的数目和复杂度随之增加,但是随着系统规模的增大,单芯片资源的利用率反而下降。在这种背景下,人们开始把注意力转移到FPGA逻辑资源的时分复用上来,对FPGA的逻辑资源进行动态重配置,以提高FPGA芯片的利用率。在对重配置技术的基本概念以及特征分类进行概要介绍的基础上,较为详细地介绍了四种基于FPGA的动态重配置方法,并针对重配置关键技术和发展趋势进行了探讨。     

FFT处理器的FPGA设计

在雷达信号处理中,FFT占有很重要的位置,其运算时间影响整个系统的性能。传统的实现方法速度很慢,难以满足雷达信号处理的实时性要求。针对这一现状,本文研究FFT算法的VHDL程序设计方法;讨论新一代大容量、高速FPGA实现FFT处理中的若干问题;时序分析结果与matlab计算结果相一致,验证了程序的正确性。利用FPGA实现FFT处理,运算速度非常快,可以满足需要高速处理的应用场合。     

基于FPGA的边界扫描测试系统的研究

介绍了基于FPGA的边界扫描测试系统的系统组成,工作原理,以及设计方案。描述了嵌入式测试系统的软硬件设计。文章给出了系统的程序流程和数据结构。