FPGA重配置技术

FPGA重配置技术是一种在系统运行期间对可编程器件局部或者全部逻辑资源进行实时重配置的设计方法,可以有效地提高FPGA硬件平台对系统功能的适用性,为提高系统实时处理能力、自适应能力、可靠性等方面的设计提供了一种新的思路。在对重配置技术编程原理、重配置系统分类和重配置系统基本结构等方面进行介绍分析的基础上,详细阐述了基于FPGA实现的三种重配置技术的设计思想和实现方案,并结合重配置技术的特点探讨了在不同领域的应用情况和技术要点。     

小型化软件无线电硬件平台关键技术研究

软件无线电硬件平台的发展趋势不仅是追求更多功能和更高性能,而且小型化和轻量化也成为其未来发展的方向。面向机载软件无线电系统,在分析现有架构的基础上,从改进设计架构、增加资源集成度和提高资源利用率三个角度切入,对射频采样、封装系统、片上系统和局部重配置等关键技术进行了研究,并提出对应的设计方法,为构建小型化的软件无线电硬件平台提供了参考。     

面向满足率与利用率的通用备件优化配置方法

随着装备标准化、模块化水平不断提高，通用化部组件类型及数量的比重越来越大。为了进一步提高备件保障能力，建立了通用件整体备件利用率和满足率模型，在此基础之上，提出一种基于满足率指标约束下的通用备件配置优化方法。算例分析表明，随着备件配置数量的增加，备件满足率会随之增加，与此同时备件利用率会随之降低，在进行备件配置过程中，很难达到备件满足率和备件利用率双高的结果，两指标存在一定的相互制约关系。需针对实际需求综合权衡备件满足率和备件利用率之间的关系，确定主要优化指标，提高备件使用效率。研究结果为开展装备备件需求论证、制定备件保障方案提供支撑。     

基于ARM的嵌入式系统中FPGA配置方式研究

介绍了基于SRAM LUT结构的FPGA的几种在线配置方式,同时给出了在嵌入式系统中利用ARM7TDMI微处理器产生FPGA配置时序的方法;给出了最小系统应用电路;结合程序,分析如何产生FPGA的配置时序;本方案的实用性在本文得到充分说明.     

空间静态配置算法的研究与应用

对嵌入式操作系统设计中的存储空间静态配置进行了分析。在简要介绍空间静态配置基本原理的基础上,重点阐述了静态空间划分的具体实现方法以及空间静态配置系统的设计与组成,并对静态配置算法和动态配置算法进行了对比分析,最后介绍静态空间配置算法的具体应用实例。     

异步串行智能通信的FPGA实现方法

可编程逻辑器件随着微电子制造工艺的发展取得了长足的进步,今天已经发展成为可以完成超大规模的复杂组合逻辑与时序逻辑的现场可编程逻辑器件(FPGA)和复杂可编程逻辑器件(CPLD).本设计介绍了用FPGA 实现内部带FIFO的五路异步串行通信.设计中采用VHDL语言描述,使用Xilinx公司的Spartan-II系列的FPGA芯片.     

基于网络的可重构制造资源优化配置平台

针对网络化制造中的资源动态快速重组问题,提出了基于物理制造单元的制造资源信息建模,依据该模型建立了分布式网络化制造资源库;研究了面向CAPP的制造资源预配置及其实现方法和以时间、质量、成本为约束的制造资源优化配置及其实现方法。     

基于动态空域配置的航路调整问题研究

动态空域配置旨在通过对各类型空域功能块的设计、构架、配置和使用,实现空域的动态配置功能,使管制空域灵活地匹配空中交通实际变化的需求。在此概念下建立了以最小运营成本为目标的航路调整规划模型,在模型中考虑某些航路段可以动态地开关-闭合,引入动态航路的开放成本和使用成本,以最短开放时间、最大管制负荷和航路复杂度、安全性为约束条件,采取改进的遗传算法进行求解,验证了模型的正确性和可行性。计算结果表明:用模型制定的优化策略,充分利用了空域资源,减少了延误损失,总的航班运营成本减少了15%。     

机载可配置的多通道通信软件设计

针对机载航空设备通信特点,介绍了一种可配置的多通道通信软件设计。通过对多种机载通信网络驱动的封装和适配,以端口配置表的方式,虚拟化多条并行工作的逻辑通道进行数据通信传输,并提供了简单的接口层以便应用软件开发,易于扩展和部署,有效简化了机载复杂设备通信类软件设计和实现。     

基于多目标优化的运输机任务设备配置研究

为得到合理的任务设备配置比例,对运输机任务设备配置进行优化。军用运输机可执行多种任务类型,需要配置不同的任务设备以实现货舱构型的转换。任务设备的配置比例应兼顾任务成功率、经济性和利用率等多目标要求。为此,以小规模运输机队为研究对象,给出了任务设备配置目标优化原则和边界条件,建立了配置模型,运用线性加权和法进行求解,并进行了模型灵敏度分析和偏差分析,得出了各任务设备的最佳配置比例,可解决小规模运输机队的任务设备配置问题。实例证明了配置结果的有效性。     

FFT处理器的FPGA设计

在雷达信号处理中,FFT占有很重要的位置,其运算时间影响整个系统的性能。传统的实现方法速度很慢,难以满足雷达信号处理的实时性要求。针对这一现状,本文研究FFT算法的VHDL程序设计方法;讨论新一代大容量、高速FPGA实现FFT处理中的若干问题;时序分析结果与matlab计算结果相一致,验证了程序的正确性。利用FPGA实现FFT处理,运算速度非常快,可以满足需要高速处理的应用场合。     

一种基于FPGA的全帧率图像处理方法

针对图像算法在FPGA内的硬件化实现问题,提出了一种全帧率处理的思路,并提供了两种具体的可供参考的设计方法——基于像素流缓冲的卷积核处理技术和基于相邻图像帧相关性的图像参数提取技术。通过其可以方便地设计并实现大部分空间域图像处理算法及其任意组合的硬件逻辑电路,并达到与图像输入帧率相同的处理速度。以Canny算子的硬件化实现为例验证了设计理念。实验结果表明,全帧率图像方法具有可操作性强、实时性好、符合结构化模块化设计的特点,特别适合于对实时性要求高的嵌入式视觉系统。     

基于DSP的测试转台控制系统研究与设计

以锁相环控制为基础研究了转台速率控制系统的设计,利用数字信号处理芯片DSP、高速A/D和D/A芯片(AD7865和AD7836)以及FPGA技术完成了系统硬件电路设计,和关键逻辑电路——指令脉冲发生器、精密移相器、鉴相器的设计,并设计了控制器,给出了软件设计流程和仿真结果。实际运行表明系统稳定可靠,满足了转台的设计性能要求。     

基于FPGA的突发DS-QPSK系统的高性能伪码捕获技术

首先介绍了一种突发DS-QPSK系统的快速捕获算法；并采用Xilinx公司XC2V1500-5器件得到实现。其实现结构在器件上可稳定工作于200MHz处理时钟。最后分析了该实现结构的处理能力以及与其它实现结构的性能比较。     

基于FPGA的硅微机械陀螺仪数字化驱动电路研究

为了进一步提高硅微机械陀螺仪的性能,提出了一种基于FPGA数字信号处理来实现控制的数字化驱动电路。该设计方案通过AGC环路稳定了驱动幅度,并用SPLL对相位进行了控制以跟踪谐振频率。两主要环路以FPGA为硬件基础,用软件编程实现,相较模拟驱动电路在实际应用中更具灵活性。实验给出了该电路的驱动幅度和频率漂移曲线,证明了该电路可以较好的实现硅微机械陀螺仪的驱动。     

基于DSP＋FPGA的智能天线系统设计与实现

针对LS—DRCMA（解扩重扩最小二乘算法）,提出了一种采用FPGA＋DSP结构实现的智能天线系统。根据LS—DRCMA算法对数值特性的要求和Xilinx公司的Virtex－4以及TI公司的TMS320C6416T硬件结构适合进行定点运算的特点,采用双FPGA＋单DSP结构来实现整个算法,并详细阐述了软硬件的实现和优化。实验结果证明,该系统收敛速度快,扩展性能好。     

基于FPGA内置RAM的抗辐射有限状态机设计

在现代卫星设计中广泛使用的可重构现场可编程门阵列(FPGA),在空间高能粒子的影响下很容易产生单粒子翻转(SEU),从而功能紊乱甚至失效。在面向航天应用的FPGA设计中,必须采用容错设计技术来弥补器件本身抗辐射能力的不足。本文首先分析了有限状态机(FSM)的内部结构,并指出由于自身电路结构的特点,传统的FPGA容错设计方法应用于FSM时有一定的局限性。然后,针对基于FPGA的FSM容错设计技术进行了研究,根据现代FPGA的结构特点,提出了一种基于FPGA内置双端口随机存取存储器(RAM)、具有周期校验功能的FSM设计方案。经过可靠性分析和实验可以看出,与采用传统容错设计方法的FSM相比,采用本文方案构建的FSM在太空辐射环境下具有更高的长期可靠性、更小的FPGA资源占用量和更低的功耗。     

FPGA内嵌处理器的SoPC系统设计与分析

SoPC技术是在片上系统SoC技术的基础上发展起的,二者的共同点为将处理器、存储器、IYO接口等系统设计需要的功能模块集成到一个芯片上实现。相比SoC系统,SoPC系统还具有可编程性强、产品问世周期短等优点,在保证系统性能与灵活性、提高系统执行速度的同时又可显著地降低系统成本。在对SoPC技术进行概述的基础上．较为详细地介绍了一个基于FPGA内嵌PowerPC处理器的可编程片上系统的设计,利用软硬件协同设计技术．完成软硬件划分、软硬件设计、硬件综合、软件编译以及软硬件协同验证等工作,并结合SoPC技术的特点对其优势进行了分析,对其应用前景进行了探讨。     

高速RS译码器的FPGA实现

详细描述了RS译码器的结构及设计;并采用FPGA技术实现了高速RS译码器。测试表明,其最高传输速率可达100MB／s。该译码器可满足高码率传输需求的场合。