基于FPGA＋DSP线性结构的某型飞机电子侦察视频处理系统

简要叙述了FPGA＋DSP的线性处理系统结构,并以此为基础结构,设计了一种飞机电子侦察视频处理系统,并说明了该视频处理系统的基本实现方法。     

基于考核目标等效的试验载荷处理方法

在全尺寸结构强度试验中，需将原始理论载荷转化为试验实施载荷，载荷处理的结果直接关乎着试验考核的真实性和有效性。传统的载荷处理方法基于载荷等效，载荷处理完成后再对比数值分析结果，这种开环的载荷处理方法遇到复杂结构和载荷时通常效率和精度都大打折扣。提出了一种基于考核目标等效的试验载荷处理方法，将数值仿真分析结合到载荷处理过程中，搭建一种载荷优化设计-试验态分析-考核目标评估的闭环架构，以结构目标响应为评估判据和优化目标，结合灵敏度分析、遗传算法等智能优化算法，搜索试验态载荷最优解，大幅提高了载荷处理的效率和精度。在此基础上，基于MATLAB GUI平台开发了载荷处理软件，模块化地实现了灵敏度分析、载荷-响应矩阵计算、载荷优化设计等功能。将基于考核目标等效的载荷处理方法成功应用到某飞机升降舵结构载荷处理中，实现了试验考核目标响应误差精准控制。     

数据仓库技术在决策支持系统的应用

简述了数据仓库,联机分析处理,数据挖掘的概念和技术,提出和实现了一种利用数据仓库技术及其工具,结合传统ＤＳＳ 的四库结构,设计和实现决策支持系统的新方法     

面向流场计算的专用超级计算机体系结构研究

 本文在对流体力学等一类大型计算问题的并行计算模型进行分析的基础上,提出了一种可以实现大规模并行处理的专用超级计算机体系结构方案。该系统由一台宿主机和一个多计算机阵列组成一台个人超级计算机。利用专用性,减小复杂性,提高并行性是系统的主要特色。系统采用二维超环结构作为计算机结点之间的互连结构,反映了计算中数据交换的局部性特点,具有好的通信性能。每个计算机结点本身又采用流水线向量处理结构,从而将高层次的多机并行与低层次的向量处理相结合,实现了大规模的并行计算。本文讨论了系统的软、硬件结构并研究和评价了通信性能。     

热处理等工艺规程计算机编制系统

介绍了热处理、表面处理和弹簧工艺规程实现计算机编制的思路和基本结构，并通过实例阐述了编制系统的基本使用方法     

智能结构技术—21世纪武器装备的新技术

智能结构是将传感器、微处理控制系统和致动器结合或融合在基体材料中，使结构不仅具有承载功能，还能感知和处理内外部环境信息，并通过改变结构的物理性质使结构形变，对环境作出响应，实现自诊断、自适应、自修复等多种功能。     

有限元的一种并行算法及实现

当前,由于有限元素法大都使用串行算法,处理时间较长。本文根据有限元素法的特点和采用的并行计算机结构,提出了一种并行有限元算法,能大大提高其处理速度,加快处理周期。且算法简单,实现方便。     

基于图像分析的荫罩网孔检测系统

提出一种利用图像分析方法进行荫罩网孔检测的新技术。介绍了系统的结构、基本功能以及实现方面的一些关键技术。讨论了软件实现方面的一些关键技术 ,给出了有关处理的具体算法。实际使用表明 ,该系统检测精度高 ,操作简便 ,可显著提高工作效率。     

一种对称式双处理器模块的设计与实现

随着嵌入式机载计算机处理任务的增加,系统对数据处理功能模块性能提出了很高的要求,采用对称式双处理器是提高功能模块数据处理能力简单而有效的方法。介绍了对称式双处理器结构特点,提出了模块组成结构以及关键电路的设计实现,给出了模块测试性设计。     

采用前置凸台结构改善压气机性能

设计了一种新型处理结构 ,前置凸台式处理结构。改变转子尖部深入凸槽的深度及转子叶片前缘与前置凸台之间的距离 ,通过测量发现该结果存在一种最佳尺寸 ,即可扩大压气机的稳定裕度又能提高其效率 ,并可方便地在压气机结构中得以实现 ,具有工程实用价值。     

基于FPGA和DSP的光电吊舱控制系统设计与实现

本文介绍了机载两框架两轴光电吊舱的工作原理,并设计了一种基于FPGA和DSP的光电吊舱控制系统,充分利用了FPGA和DSP的各自优势,提高了系统的响应速度。详细描述了控制系统硬件电路的功能划分和实现过程。提出了控制回路设计方案,并通过实验验证了控制系统的性能,在两框架两轴光电吊舱上实现了较高的光轴稳定精度     

基于FPGA的北斗B1频点接收机 基带信号处理器设计

针对北斗二代B1频点信号比特翻转频繁的问题,设计并实现了基于FPGA的北斗B1频点导航接收机基带处理器.该处理器在信号捕获过程中设计了频率精细搜索的精捕获算法,避免了假捕获并且提高了捕获频率的精度;在载波跟踪环路中设计2阶锁频环辅助3阶锁相环的方案,以提高环路跟踪的动态性能.其中,锁频环和锁相环均设计了对比特翻转敏感的鉴别器,保证环路跟踪的准确性.试验结果表明,该基带处理器设计具有较高精度的捕获频率和良好的高动态跟踪能力.     

FFT处理器的FPGA设计

在雷达信号处理中,FFT占有很重要的位置,其运算时间影响整个系统的性能。传统的实现方法速度很慢,难以满足雷达信号处理的实时性要求。针对这一现状,本文研究FFT算法的VHDL程序设计方法;讨论新一代大容量、高速FPGA实现FFT处理中的若干问题;时序分析结果与matlab计算结果相一致,验证了程序的正确性。利用FPGA实现FFT处理,运算速度非常快,可以满足需要高速处理的应用场合。     

ACAS接收机S模式信号处理算法及其实现

ACAS接收机S模式信号处理主要包括前导码检测、位与位置信度的判决、错误检测以及纠错等主要算法,分别对这些算法进行了详细研究,并用FPGA实现了这些算法。仿真结果说明该实现能够对S模式接收信号成功地解调、纠错译码。     

基于解重扩算法的GPS抗干扰实时接收机研究

提出了一种基于解重扩算法的GPS抗干扰实时接收机系统的硬件实现方案。此方案充分利用解重扩算法和GPS接收机的特点,将两者紧密耦合,并根据FPGA和DSP的不同性能,实现了资源的合理配置。实测数据验证表明,该系统不仅能够抑制干扰信号,而且可对卫星信号产生较大增益,实现多波束抗干扰。     

面向悬浮光力系统的集成化反馈控制器研究

悬浮光力系统具有高灵敏度、高稳定性和低耗散等特点,有望发展成为新型高性能力学传感器。针对目前悬浮光力系统存在的反馈控制器兼容性差、软硬件成本高、集成度低等问题,提出了一种兼容多种反馈控制模式的软硬件设计方案,并研制了一套高度集成的反馈控制器,在160 mm×170 mm×42 mm的尺寸上集成了六通道模数/数模转换器、滤波器、现场可编程门阵列+微处理器(FPGA+ARM)等功能模块,并且开发了基于数字锁相环和比例积分微分(PID)控制器的控制算法,最终在同一套硬件系统上实现了跨尺度微粒的运动信息采集和反馈控制,以及数十赫兹至亚兆赫兹的感知带宽。实验结果表明,该集成反馈控制器能够实现超高真空(10^-6 Pa量级)下亚微米及微米尺度微粒的稳定悬浮和运动控制。在扩展系统感知带宽的同时减小了整体体积,为悬浮光力传感技术的器件化奠定了基础。     

基于联合映射的高速数传发射机设计及其查找表法实现

根据高速数传发射机的要求,提出基于联合映射的高速卫星发射机设计及基于查找表的FPGA(F ieldProgramm ab le Gate Array,现场可编程门阵列)硬件实现方案。该方法将发射机中数字部分的TCM编码和成形滤波一起设计,将多个卷积相乘项相加后再量化,减少了量化次数,提高了量化信噪比。并根据FPGA芯片内部结构设计硬件实现方案,符合SOC(System of Ch ip)的趋势。用片内的BLOCKRAM精心设计查找表,在X ILINX公司25万门芯片VIRTEX2-250中就能实现此方案。MODELSIM的时序仿真结果表明可支持高达200Mb it/s的数据。文章结尾针对未来更高速率的高速数传发射机给出了一种通用硬件实现方法。     

基于ARM的嵌入式系统中FPGA配置方式研究

介绍了基于SRAM LUT结构的FPGA的几种在线配置方式,同时给出了在嵌入式系统中利用ARM7TDMI微处理器产生FPGA配置时序的方法;给出了最小系统应用电路;结合程序,分析如何产生FPGA的配置时序;本方案的实用性在本文得到充分说明.     

用于定位导航授时微终端的SoC系统设计

为了解决遮挡情况下的实时定位问题，美国提出了Micro-PNT方案，我国也提出了定位导航授时微终端(Micro Positioning Navigation and Timing Terminal，MPNTT)方案。定位导航授时微终端集成了卫星导航系统、微惯性测量单元、微型原子钟及处理器系统，可为终端用户提供精确可用、完好及时、连续安全的定位导航服务。介绍了一种用于定位导航授时微终端的SoC系统设计，其包括了基于SoC FPGA的硬件设计和基于GNSS/MIMU的组合导航滤波算法。SoC系统集成了FLASH、SSRAM等存储芯片，通过RS422、RS232、CAN等通信接口接收GNSS、MIMU及外源传感器信息，并在ARM核中完成组合导航算法，以得到导航结果。SoC芯片单片实现了ARM与FPGA的功能，系统集成面积满足小型化需求，为后续移植为ASIC芯片提供了基础。对组合导航滤波算法进行嵌入式软件移植并测试，结果表明：SoC系统单次惯导解算时间为7ms，实测与仿真输出的导航位置差距在0.05m以内，俯仰角差和横滚角差在0.005°以内，航向角差在0.05°以内。本文设计的SoC系统高精度、集成化、可扩展，满足了微终端的要求。     

有源对消隐身系统设计研究

针对有源对消隐身要求的系统延时短、反应速度快、信号参数测量和对消波幅相控制精度高的特点,设计了一个基于相控阵技术、数字射频存储器(DRFM)和现场可编程门阵列(FPGA)的有源对消系统。为了解决目标雷达散射截面计算量太大、不能有流水线延迟和难以实现实时计算等问题,采用离线计算的方法,预先建立目标的全向雷达散射截面(RCS)数据库、杂波数据库和噪声数据库,由FPGA根据测得的雷达信号参数在数据库中查找到相应的目标回波数据,实时调整对消波的幅度和相位,使对方的雷达接收机始终处于合成方向图的零点。最后通过仿真计算验证了该设计方案的有效性。