一种基于FPGA的抗辐射加固星载ASIC设计方法

针对静态随机存储器(SRAM)型现场可编程门阵列(FPGA)空间应用的问题,提出了基于FPGA星载抗辐射加固专用集成电路(ASIC)设计的全流程,并重点对扫描链设计、存储器内建自测试、自动向量生成、ASIC封装设计、散热设计、加电振动试验等关键点的设计方法和注意事项进行了介绍。通过设计、测试、封装、试验,实现了基于静态随机存储器型FPGA转化为抗辐射加固ASIC。ASIC抗辐射总剂量大于100krad(Si),抗单粒子闩锁(SEL)阈值大于75 MeV·cm~2/mg,抗单粒子翻转(SEU)阈值大于22 MeV·cm~2/mg,满足空间应用的要求,具有很好的应用前景。     

预防CMOS电路锁定效应的措施

对ＣＭＯＳ集成器件的锁定效应从结构上进行了分析，提出了电压触发型销定和电流积累型销定的观点，阐述了ＣＭＯＳ电路系统的保护、使用方法。防锁定效应的措施。实际使用表明，所提出的防锁定效应的措施是有效的。     

针对触发结构的硬件木马设计及检测技术研究

鉴于硬件木马攻击可能带来的巨大危害，硬件木马的信息攻防已成为集成电路发展所面临的新问题，文章对条件触发型硬件木马的设计及检测进行了研究；为模拟灵活触发以及低的触发率，设计并分析了3种不同触发特征的硬件木马，以丰富硬件木马研究样例，通过对触发条件的控制实验，实现了对目标载体特权位的攻击。在硬件木马检测方面，为了尽可能地消除硬件木马的威胁，通过分析触发特征及电路特性，有针对性地提出检测技术，通过仿真及实测验证，表明该检测技术可对硬件木马实现有效检测。     

应用国产芯片的星载高可靠综合电子系统设计

星载综合电子系统是面向空间复杂不确定环境,通过高性能计算单元实现信息获取、资源调度及任务规划的信息系统。针对目前综合电子系统的高可靠性和国产自主可控性的不足,文章设计了一种应用国产高性能CPU和SRAM型FPGA的星载高可靠综合电子系统,具备多模冗余和故障自主检测恢复能力。同时,提出了具备防误触发设计的短时断电恢复方法以及具有容错模块的双机备用系统设计方法,解决了星载常加电单机的单粒子闩锁恢复问题,建立马尔可夫容错模型计算综合电子系统的可靠性指标,提高了可靠度计算的准确性。     

一种基于快速可恢复电机驱动电路的单粒子锁定防护设计方法及应用验证

随着航天器负载对功率需求的不断增大,产品设计中对电机驱动电路的可靠性提出了更高的要求,而选用一体化集成电路是电机驱动电路设计的一种成熟方案。文章针对商用现货器件MSK4351的空间应用需求,提出了一种应用快速、可恢复电机驱动电路的单粒子锁定防护设计方法,通过模拟试验验证了该防护电路能够自动探测和迅速解除单粒子锁定现象;并结合设备的在轨工况开展了器件空间应用的单粒子风险分析,结果表明器件的使用风险可接受。目前已应用的电机驱动电路在轨工作稳定,表明该防护设计方法具有一定的工程应用价值。     

遥控指令锁定电路的安全裕度分析

为提高遥控指令锁定电路的可靠性与安全性,结合卫星产品的研制流程与技术特性,提出一种卫星关键电路的可靠性分析流程。针对某型号遥控指令锁定电路在温度环境试验中的不稳定问题,定量分析了不同参数条件下的电路稳定性,利用电路重要参数的设计裕度范围确定了最佳的电路设计参数,保证了电路在可接受的最差应用条件下至少有67%的安全裕度。实际最坏情况下的试验表明,电路的各项参数与设计的容差范围一致,可靠性和安全性得到充分保证。     

一种星载遥测采集电路优化设计

为了解决传统卫星平台配套使用的遥测采集模块数字量遥测回传延时、缓存成本高的问题，研制了一款基于FPGA控制、无需硬件缓存的即采即发遥测采集电路。该电路收到遥测请求指令后，可实现模拟量实时采集实时发送，使在相同遥测采集周期的条件下数字量遥测回传的时延明显降低，解除了对存储器件的依赖性，降低了研制成本，可为星务平台提供高实时的遥测参数，为平台更好地实现任务规划提供操作依据。     

月球探测器软着陆缓冲机构触月敏感技术

简介了国外月球和火星等探测器软着陆缓冲机构＂触地＂敏感技术与应用,提出了采用冲击加速度检测的探测器软着陆缓冲机构（足垫）触月敏感触发方案,阐述了敏感触发装置的设计思想,分析了探测器软着陆触月过程的动力学响应,论述了触发装置的冲击加速度敏感检测方式与原理以及电路单元设计。该装置比较适合月球探测器软着陆缓冲机构的结构和工作特点,可以满足制导、导航与控制（GNC）主控系统设计要求。     

SRAM型FPGA单粒子效应测试方法及试验验证

针对空间用SRAM型FPGA器件抗单粒子效应性能全面测试评估的要求,研究内部不同资源电路结构的单粒子效应敏感性及测试方法,利用重离子加速器开展抗辐射加固SRAM型FPGA单粒子效应模拟辐照试验,对配置存储器、块存储器、触发器等敏感单元的单粒子翻转、单粒子功能中断、单粒子锁定特性进行研究。试验结果表明,所提出测试方法能有效地覆盖测试SRAM型FPGA单粒子效应敏感资源,所测试抗辐射加固SRAM型FPGA器件具有良好的抗单粒子锁定性能,但对单粒子翻转和单粒子功能中断非常敏感,静态测试模式下对单粒子翻转更为敏感。有关测试方法和结果可以为SRAM型FPGA的单粒子效应评估及防护提供参考。     

航天数据固态记录器设计问题(下)

本文是航天工程数据固态记录器设计问题论文的第三部分。首先考察系统对于固态记录器的辐照加固要求与辐照试验方法，分析总剂量防护、单粒子翻转和单粒子闩锁的防护措施。在此基础上，分别从器件选用、容错设计和硬件与软件防护等方面，讨论固态记录器的辐照加固问题。给出固态记录器的核心部分存储阵列的可靠性计算公式。最后介绍固态记录器的３Ｄ封装工艺应用现状。     

SRAM型FPGA单粒子效应试验研究

针对军品级SRAM型FPGA的单粒子效应特性,文中采用重离子加速设备,对Xilinx公司Virtex-II系列可重复编程FPGA中一百万门的XQ2V1000进行辐射试验。试验中,被测FPGA单粒子翻转采用了静态与动态两种测试方式。并且通过单粒子功能中断的测试,研究了基于重配置的单粒子效应减缓方法。试验发现被测FPGA对单粒子翻转与功能中断都较为敏感,但是在注入粒子LET值达到42MeV·cm 2/mg时仍然对单粒子锁定免疫。本文对翻转敏感度、测试方法与减缓技术进行了讨论,试验结果说明SRAM型FPGA对单粒子效应比较敏感,利用重配置技术的减缓方法能够有效降低敏感度,实现空间应用。
     

Xilinx FPGA自主配置管理容错设计研究

针对SRAM型FPGA在空间辐射环境下容易受到单粒子效应影响的问题,在分析可重配置的Xilinx FPGA的结构和故障模式的基础上,提出一种基于自主配置管理的Xilinx FPGA容错设计方案。综合运用诸如逻辑电路三模冗余、块存储器EDAC校验、动态回读、动态局部重配置及周期全局重配置等方法实现故障的屏蔽、检测和修复。该方案覆盖了FPGA的各种单粒子效应故障模式,并且在芯片内部实现了自主配置管理,具有体积小、成本低、可靠性高的特点。     

星载FPGA内时序电路设计与时钟控制技术分析

在分析星载FPGA内时序电路特性以及FPGA可编程资源特性的基础上,指出了FPGA内同步时序电路出现时钟偏斜现象的机理。针对时钟偏斜,提出了星载FPGA内时序电路的设计准则。基于设计准则,提出了并行移位寄存器的一种异步化设计方法,阐述了在FPGA源代码中设置设计约束,或在逻辑综合与布局布线过程中联合设置设计约束,将主要同步时序电路时钟信号布置在全局时钟网络上的方法。工程实践表明：上述方法很好地解决了星载FPGA内同步时序电路时钟偏斜问题,可确保星载FPGA工作的稳定性与可靠性。     

SRAM型FPGA的单粒子效应及TMR设计加固

宇宙空间中存在多种高能粒子,其辐射效应会严重威胁航天器中现场可编程门阵列（FieldProgrammable Gate Array,FPGA）器件工作的可靠性。文章研究了静态随机存储器型（Static Random AccessMemory,SRAM）FPGA中的单粒子翻转效应。理论计算表明,采用三模冗余（Triple Module Redundancy,TMR）设计方法可以有效缓解FPGA中的单粒子翻转问题。针对传统TMR设计方法的不足,提出了一种改进的TMR设计架构,并将该架构应用于某星载关键控制电路的设计中。文中的研究成果对SRAM型FPGA的空间应用有一定参考作用。     

航天器遥控FPGA片上容错设计技术研究

结合深空探测项目研制任务研究遥控数据接收处理电路FPGA片上容错设计技术。在研究航天器遥控数据接收处理电路数据模型的基础上,提出遥控数据接收处理电路FPGA片上小粒度自主备份容错设计方法;应用此新方法进行遥控指令通道FPGA设计优化;针对FPGA缺陷成团性,进行遥控指令通道FPGA布局优化,最终设计出能够自主容错,容错能力更强,可以应对缺陷成团性影响的新一代遥控指令通道FPGA。这一FPGA的实现,验证了文中提出的新方法,也为未来深空探测项目、微小卫星等提供新的遥控产品。     

FPGA中信道化接收机的建模与高效实现

全数字信道化接收机具有高截获概率、全景式接收与参数修改方便等优点,在电子侦察对抗中起着十分重要的作用。基于FPGA对实信号信道化接收机进行了建模,并试验出一种高效验证实现方法,使得FPGA内全数字信道化接收机的研制周期大大缩短。     

基于汉明码的32位数据纠错电路设计

空间应用计算机硬件系统的电子器件容易受到电磁场的辐射和重粒子的冲击,导致星载计算机中的数据特别是存储器中的数据出现小概率的错误,这种错误若不及时进行纠正,将会影响计算机系统的运行和关键数据的正确性。根据汉明码的纠错原理,可设计出一个用于32位SRAM存储器的数据纠错电路。该电路基于FPGA实现,具备检测2位错误并纠正1位错误的功能,有一定的实际应用意义。     

闭环集成光陀螺中FIR滤波器的设计和应用

为提高闭环集成光陀螺中电路的性能，提出了采用现场可编程门阵列器件(FPGA)实现有限冲激响应(FIR)数字滤波器的方案，并给出了一个8阶低通FIR数字滤波器的FPGA流程、算法的设计及其实现。仿真和测试结果表明，所设计的滤波器电路工作正确可靠，满足设计要求。     

用于荧光细胞观察的制冷CCD成像系统

细胞成像技术是研究细胞运动、分裂和凋亡的必要手段,所以荧光条件下的细胞成像技术显得尤为重要。为满足荧光细胞观察对微弱光信号的检测和成像的要求,文章通过结构和电路设计,研制了一种用于荧光细胞观察的制冷CCD成像系统。通过分析各组件的技术特点,设计了高效制冷结构,提高了细胞荧光观察输出图像质量。