相干光接收机时钟恢复算法的FPGA实现

低轨小卫星在进行相干激光通信时，需要实时解决发射端与相干光接收机之间存在的时钟偏差问题。分析了时钟偏差对相干光接收机性能的影响，设计了一种基于Gardner算法的并行化时钟恢复反馈环路来对时钟的偏差进行纠正，对各组成部分的原理进行了说明，并在现场可编程逻辑门阵列FPGA上实现了该算法，将 5 GSa/s 的采样信号在 FPGA 中以 156.25 MHz 主频，分为并行 32 路完成时钟同步处理，且实时时钟同步算法仅占用 FPGA 的 590 个自适应逻辑块和 4 个乘法器单元。同时，采用自研的集成化相干光通信模块，演示了 10 Gb/s 偏振复用正交相移键控 PM-QPSK 相干光通 信系统实验。实验结果证明该方案能稳定地补偿本地采样时钟的频率和相位偏移带来的采样定时误差。以 7%开销硬判 决前向纠错码 HD-FEC（Hard Decision Forward Error Correction）为门限，系统的灵敏度优于–51 dBm。     

DVB-S接收机中时钟与载波同步的FPGA实现

介绍数字滤波平方定时算法和硬判决型科斯塔斯环的基本原理,并基于这两种算法,用可编程器件FPGA实现DVB-S接收机中的采样时钟同步和载波同步。整个设计基于XILINX公司的ISE平台,用VHDL编程语言通过逻辑综合和仿真在xc3s2000 FPGA芯片上实现。     

伪随机时钟激励模块设计研究及应用

随着现场可编程逻辑器件（Field Programmable Gate Array，FPGA）验证水平的逐渐提高，对于测试平台（Testbench）中产生的时钟激励也提出越来越高的要求。目前，在Testbench中使用的时钟激励模块都是具有固定周期和固定占空比的激励信号，然而在现实条件下，时钟沿都具有一定的抖动，从而影响到时钟的占空比及瞬时频率。为了模拟时钟的这种实际特性，文章提出了一种基于伪随机算法实现的沿跳变的时钟激励模块，并将该模块用于高速计数器设计的实现验证，取得较好的验证效果。     

SpaceWire光纤总线时钟同步方法研究

将SpaceWire ECSS-E-50-12C标准中基于Time-Code时间分发的同步方式应用于SpaceWire光纤总线系统中时,存在计时精度不高且计时长度短、延时误差不可控、频率偏差无法补偿的问题,不能满足纳秒级的时钟同步需求。针对以上问题,提出了使用从节点的本地时钟计数、时间戳计算平均延时、以及根据时钟频率偏差调整动态时钟计数的方法,消除时钟同步过程中时钟延时、抖动和频率漂移的影响,提高时钟同步精度。通过仿真验证,在光纤总线系统主节点和从节点的时钟频率不同,传输延时为80ns,延时抖动为8ns,且同步间隙为100μs的情况下,优化后的时钟同步精度达到了从100μs到24ns的提升。     

基于伪码锁相技术的高精度测距修正方法

双向单程体制星间通信测距接收机中,基带负责通信测量的现场可编程门阵列(FPGA)工作时钟通常与外部时频单元送给接收机的10.23MHz时钟是异步关系,这样会导致FPGA内部产生的测距时刻与10.23MHz产生的测距时刻(即秒脉冲上升沿时刻)不完全同步,为了以时频单元输入的测距时刻为基准,需要对FPGA内部产生的测距时刻与时频单元产生的测距时刻进行同步处理。文章提出一种采用伪码锁相跟踪测量的测距修正方法,用FPGA的工作时钟去采样跟踪时频单元10.23MHz时钟,最终输出测距时刻脉冲和相位差,其中测距时刻脉冲用于采样测距信号,而相位差则转换为时间差用于对测距结果进行修正。经理论分析、仿真及FPGA验证,结果表明:此方法可以实现两个异步时钟测距时刻的高精度同步,测量精度高可达皮秒量级,且实现简单,占用FPGA资源较少。     

基于时钟精度加权的时钟同步算法

在AS6802同步协议的基础上,针对系统中具有不同精度等级时钟的场景,提出一种基于时钟精度加权的时钟同步改进算法。通过仿真验证证明:改进算法可缩减节点间的时钟偏差范围至原算法的10%,提高了系统的同步精度。     

CCD航拍相机实时数据处理系统的设计研究

文章结合某高分辨率CCD航拍相机的实例分析了DSP＋FPGA＋FLASH实时图像处理系统的特点和优越性,并介绍了用于该系统的设计与实现,提出了设计中需要注意的全局时钟和数据交互等几个关键性问题,结合实际工作给出了具体的分析和解决方案。     

高动态跳频信号时钟同步设计与实现

由于跳频信号各跳之间的符号速率和符号数量不一致,特别是低速跳只含少量符号,导致时钟误差提取困难。针对高动态下的跳频信号时钟同步难题,提出基于频偏估计的钟偏反馈调整方法。该方法通过同步序列进行频率估计和钟偏估计,并结合反馈方法调整钟偏和时钟跟踪,实现了高精度时钟同步。仿真结果表明：该方法适应飞行速度7.9 km/s、加速度0.2 km/s²的超高动态,定时同步性能优越,定时精度满足高速跳频信号解调要求,且解调损失小于0.1 dB。     

一种用于PN码捕获的低硬件消耗匹配滤波器设计

为提高卫星直接序列扩频系统的PN码捕获速度,提出了一种低硬件消耗的匹配滤波器设计.改进了转置型匹配滤波器结构,由两级时钟复用将匹配过程分为部分相关和全相关两部分,并用现场可编程逻辑阵列(FPGA)的片内RAM替代主要的寄存器消耗.实现了资源分配的优化,在商用FPGA的频率下可并行捕获长PN码,并降低了功耗,有一定的工程应用价值.     

统一S频段测控系统残余载波快速捕获方法

针对统一S频段(USB)测控系统中低信噪比、大频偏残余载波捕获速度慢的情况,提出一种残余载波快速捕获方法。根据残余载波的频域幅值特性,采用频域搜索的方法,进行快速傅里叶变换(FFT)频率估计,并使用现场可编程门阵列(FPGA)结合芯片外部同步动态随机存储器(SDRAM)的方法,使残余载波在较低信噪比、大频偏的情况下被快速、准确捕获,可解决因FPGA片内资源有限而出现的大量数据存储缓慢问题。利用Xilinx的Vertix 4系列FPGA芯片在系统时钟频率为110MHz时对文章提出的方法进行验证。结果表明,该方法载波捕获精度高,系统稳定可靠。此方法已成功应用于卫星地面测控综合基带设备中。     

航天器遥控FPGA片上容错设计技术研究

结合深空探测项目研制任务研究遥控数据接收处理电路FPGA片上容错设计技术。在研究航天器遥控数据接收处理电路数据模型的基础上,提出遥控数据接收处理电路FPGA片上小粒度自主备份容错设计方法;应用此新方法进行遥控指令通道FPGA设计优化;针对FPGA缺陷成团性,进行遥控指令通道FPGA布局优化,最终设计出能够自主容错,容错能力更强,可以应对缺陷成团性影响的新一代遥控指令通道FPGA。这一FPGA的实现,验证了文中提出的新方法,也为未来深空探测项目、微小卫星等提供新的遥控产品。     

时钟树综合中的有效时钟偏移

随着芯片设计向更高的频率发展,传统的时钟树综合策略是尽量减小时钟偏移,但是这样的时钟树综合策略已经逐渐不能满足时序收敛的需要,因此引入了有效时钟偏移的概念。文章通过一个在TSMC0．13μm工艺并流片成功的芯片BES7000作为设计实例,分析了有效时钟偏移引入之后对改进时序建立时间的效果。     

基于FPGA中CLB结构模型的内部进化及其容错

内部进化是研究在线可进化硬件的方法,可用于实现容错、自适应的航天器硬件系统.现场可编程门阵列(FPGA,Field Programmable Gate Array)是目前实现数字电路进化的主要可编程逻辑器件.本文分析了FPGA的结构特点,对其基本组成单元可配置逻辑块(CLB,Configurable Logic Block)的结构进行了简化,提出一种可编程逻辑器件模型,设计了一种基于该模型的内部进化方法,并实现了一个内部进化系统.采用故障注入的方法对内部进化的容错特性进行了研究,讨论了可进化硬件实现容错的条件.     

空间环境下COTS计算机的抗SEU容错体系结构设计

针对空间辐射环境下的单粒子翻转效应,结合COTS器件的特点,介绍了一种空间环境下COTS计算机的嵌入式解决方案,并结合应用的要求给出了抗SEU容错体系结构的设计方案—基于COTS器件的多级容错结构。文章分别从芯片级、模块级和系统级3个容错粒度展现了空间计算机容错体系结构的设计思路,最后还利用了混联模型分析并计算了系统的可靠度指标。     

基于组的点跳跃和编码块并行的JPEG2000位平面扫描方案

研究JPEG2000标准中EBCOT扫描的FPGA实现问题,提出基于组的像素点跳跃和编码块并行两种方案混合使用的EBCOT位平面扫描方案。该设计使用VHDL编写,目标器件为A LTERA STRATIX系列的EP1S25F672C6,模块稳定运行在120MHZ。对于每个并行扫描分路来说,每个时钟周期平均可以产生0.95个上下文信息。分析表明,该设计在图像实时压缩的场合具有优势。     

Maneuver planning of a rigid spacecraft with two skew control moment gyros

The attitude maneuver planning of a rigid spacecraft using two skew single-gimbal control moment gyros (CMGs) is investigated. First, two types of restrictions are enforced on the gimbal motions of two skew CMGs, with each restriction yielding continuous control torque along a principal axis of the spacecraft. Then, it is proved that any axis fixed to the spacecraft can be pointed along an arbitrary inertial direction by at most two sequent rotations around the two actuated axes. Given this fact, a two-step eigenaxis rotation strategy, executing by the two single-axis torques respectively, is designed to point a given body-fixed axis along a desired direction. Furthermore, a three-step eigenaxis rotation strategy is constructed to achieve an arbitrary rest-to-rest attitude maneuver. The rotation angles required for the single-axis pointing and arbitrary attitude maneuver schemes are all analytically solved. Numerical examples are presented to demonstrate the effectiveness of the proposed algorithms.     

闭环集成光陀螺中FIR滤波器的设计和应用

为提高闭环集成光陀螺中电路的性能，提出了采用现场可编程门阵列器件(FPGA)实现有限冲激响应(FIR)数字滤波器的方案，并给出了一个8阶低通FIR数字滤波器的FPGA流程、算法的设计及其实现。仿真和测试结果表明，所设计的滤波器电路工作正确可靠，满足设计要求。     

DDS中实现波形压缩的一种方法

直接数字频率合成(DDS)技术，被广泛应用于现代电子系统及设备的频率源设计中。将DDS设计下载到FPGA中，将使系统更为可靠。应用中如何利用有限的FPGA硬件资源，得到高速、高质的DDS是经常要面对的问题。在直接数字频率合成(DDS)设计中利用波形压缩节省FPGA资源。硬件测试证明，该方法可行并完全达到设计要求。