FPGA功能验证自动化技术研究与实践

深入分析了影响FPGA功能验证效率和质量的各项因素,改进了传统FPGA软件验证平台的搭建方法,阐述了FPGA软件自动化验证平台搭建技术、基于Perl语言的Testbench自动生成技术、受约束的随机激励生成技术、接口时序自动侦错技术、SVA断言以及基于VBA宏的管脚配置自动检查技术等6种改进策略。这些自动化技术将功能验证中程式化和标准化的工作交由工具完成,提高了验证平台搭建和仿真结果检查的效率。     

相干光接收机时钟恢复算法的FPGA实现

低轨小卫星在进行相干激光通信时，需要实时解决发射端与相干光接收机之间存在的时钟偏差问题。分析了时钟偏差对相干光接收机性能的影响，设计了一种基于Gardner算法的并行化时钟恢复反馈环路来对时钟的偏差进行纠正，对各组成部分的原理进行了说明，并在现场可编程逻辑门阵列FPGA上实现了该算法，将 5 GSa/s 的采样信号在 FPGA 中以 156.25 MHz 主频，分为并行 32 路完成时钟同步处理，且实时时钟同步算法仅占用 FPGA 的 590 个自适应逻辑块和 4 个乘法器单元。同时，采用自研的集成化相干光通信模块，演示了 10 Gb/s 偏振复用正交相移键控 PM-QPSK 相干光通 信系统实验。实验结果证明该方案能稳定地补偿本地采样时钟的频率和相位偏移带来的采样定时误差。以 7%开销硬判 决前向纠错码 HD-FEC（Hard Decision Forward Error Correction）为门限，系统的灵敏度优于–51 dBm。     

星载C频段100W脉冲固态功率放大器设计

为了满足卫星系统对星载固放产品的小型化、高集成的要求，文章应用国产氮化镓高电子迁移率晶体管（GaN high electron mobility transistors, GaN HEMT），设计实现了一款星载C频段100W脉冲固态功率放大器（Solid state power amplifier, SSPA）。针对系统对固放性能的要求，采用阶梯阻抗变换匹配的方法，应用ADS电路设计软件，对功率放大模块中输入/输出匹配电路进行了精确仿真及性能验证，以保证功率放大电路在稳定工作的前提下，其输出功率和效率均能满足指标要求，最后给出了固放整机的实际测试数据。该固放在40MHz工作频带、脉宽1.8ms、占空比18.7%的条件下，输出功率大于108W，发射链路增益大于57dB，整机直流功耗小于60W，实现了C频段星载大功率脉冲发射机的固态化。经环境试验考核和系统联试验证，在工作温度范围内，固放的输出功率大于100W，变化小于0.3dB，表明该固放可完全满足卫星雷达系统的使用要求和可靠性要求。     

基于时钟精度加权的时钟同步算法

在AS6802同步协议的基础上,针对系统中具有不同精度等级时钟的场景,提出一种基于时钟精度加权的时钟同步改进算法。通过仿真验证证明:改进算法可缩减节点间的时钟偏差范围至原算法的10%,提高了系统的同步精度。     

在箭载电气系统应用中对IEEE1588同步协议的研究与改进

箭载电气系统网络需要进行严格时钟同步。在分析箭载环境对时钟同步协议影响的基础上,从主从延迟、报文交换流程、时钟校正算法等方面对IEEE 1588V2.0时钟同步协议进行了研究与改进,使用了透明时钟并提出了滑动时窗的老化滤波算法来对从时钟相位偏移和频率偏移进行校正。在Simulink中使用Simevents工具箱搭建了箭载网络模型,对简化网络拓扑、单机内部模块进行了建模,完成了对改进IEEE 1588同步协议的仿真验证与定量分析,为指导工程实践提供了有力支持。     

实现零电压开关的半桥DC—DC变换器的“改变占空比PWM控制”新方案

不对称控制方案是半桥隔离DC—DC变换器实现零电压开关（ZVS）的一种途径。但是由于电压不平稳和电流分量的压力，它不适宜于宽范围的输入电压。本文提出了一个半桥隔离dc—dc变换器的新“改变占空比PWM控制”方案，可以在没有不对称代价以及不增加额外元件的情况下实现ZVS工作。因为两个开关的占空比宽度保持相等。不对称电流和电压压力问题就消除了。说明了工作原理和主要特征。实验结果证实了用所提出的“改变占空比”控制方法可以获得较高的效率，尤其是在较高的开关频率。     

一种用于锂离子蓄电池组的主动均衡电路设计

针对大容量锂离子蓄电池组的均衡管理要求,文章提出一种基于多绕组变压器的主动均衡拓扑电路,采用固定占空比控制,通过多绕组变压器将串联蓄电池组中电压较高单体的能量传输到电池组中,从而实现单体之间的电压均衡。采用Simulink软件进行了仿真验证,结果表明:多绕组变压器均衡电路电池组可以实现大电流快速均衡。该方法可为卫星上大容量电池均衡设计提供参考。     

时序信号设计的一种新方法

文章结合高速时序工作的特点，从实现的角度提出了一种利用软件调整时序的新方法。在可编程逻辑器件中，利用数字时钟管理器（DCM），通过模块化和增量式设计思想达到对高速时序信号的精确调节。最终实现了一个20MHz速率的时序控制，调节精度达到100ps。     

FPGA多模式高效脉冲压缩工程应用

针对现代雷达系统功能需求多样化、处理数据量大的特点，提出一种基于现场可编程门阵列（FPGA）处理平台的多模式高效频域脉冲压缩方法。其快速傅里叶变换（FFT）模块采用复式FFT结构，其运算能力比基-4 Burst I/O结构提高了一倍；参考函数模块采用实时查表法，根据发射信号基本参数对参考信号进行实时生成；脉冲压缩模块进行了知识产权（IP）核封装处理，使其既能通过灵活配置适应多工作模式实用需求，又能够便利地移植和复用。采用此方法在基于Virtex-7 FPGA硬件平台上进行试验验证，结果表明，该方法能够高效地实现8192点至32768点脉冲压缩处理，处理点数多，实时性高，且处理结果满足航天工程应用要求。     

基于快行FIR滤波器的数字下变频设计及FPGA实现

在雷达系统设计中,对接收的宽带回波信号直接进行中频采样,然后数字下变频实现正交解调,这样可减少系统的复杂性,提高微波遥感信号处理器的数字化程度和性能.针对高速数字下变频模块时钟速率高和硬件资源消耗大的设计难点,采用8路并行滤波方法降低时钟速率,并优化了滤波器的实现结构,在DSP48硬件资源消耗上节省大约40％.在FPGA中编程实现了8路快行滤波器的数字下变频模块,最后实验结果表明该方法在2 Gb-ps高速采样率下性能优异,占用硬件资源较少,具有较高的工程可行性和实用性.     

基于频率源稳定度的钟差序列生成方法研究

基于频率源噪声特性和幂率谱密度之间的关系，构建了一种通过频率源目标稳定度反向生成虚拟钟差序列模型，利用虚拟钟差序列模型可以快速、高效地生成目标频率源的长期钟差数据。针对不同类型频率源的组合噪声特征，采用传统的噪声模型生成5种频率源噪声，然后利用仿真分析验证虚拟钟差序列生成模型的正确性。通过比对仿真结果可知，基于铷钟、氢钟和铯钟的虚拟钟差序列的稳定度与实测钟差序列的稳定度基本相符，重建虚拟钟差序列能够准确地反映其频率噪声特性，因此，文中采用频率源目标稳定度生成其钟差序列的方法可行、有效。     

程控试飞器半实物仿真系统研究

研究了基于VMIC实时网络的分布式半实物仿真系统方案,对仿真系统的组成及仿真设备的功能进行了介绍.对比分析了仿真时钟生成的几种方法,选用Windows+RTX仿真时钟生成方法,在确保高精度仿真时钟的同时方便了仿真程序的开发.基于信息、事件驱动设计了仿真进程控制软件的总体结构.所设计的半实物仿真系统具有扩展性好、试验方式灵活的特点.     

基于北斗Ka星间链路的地面用户导航方法

针对导航系统L频段信号易受到有意或无意的干扰和欺骗，而导致地面区域性导航服务性能下降甚至失效的问题，提出了一种利用北斗Ka星间链路信号为地面用户提供导航服务的方法。首先，对该方法的可行性进行了研究，并给出了星间链路时分体制下的用户测距模型;然后，提出了基于时钟模型和惯导信息的测距值历元归算方法，并推导了基于北斗星间链路测距值的地面用户实时定位算法;最后，通过数值仿真分析了不同因素对算法性能的影响。仿真结果表明，该方法定位精度可达2.0 m以内，能够在一定程度上弥补L频段导航信号区域性失效带来的缺失。     

高动态跳频信号时钟同步设计与实现

由于跳频信号各跳之间的符号速率和符号数量不一致,特别是低速跳只含少量符号,导致时钟误差提取困难。针对高动态下的跳频信号时钟同步难题,提出基于频偏估计的钟偏反馈调整方法。该方法通过同步序列进行频率估计和钟偏估计,并结合反馈方法调整钟偏和时钟跟踪,实现了高精度时钟同步。仿真结果表明：该方法适应飞行速度7.9 km/s、加速度0.2 km/s²的超高动态,定时同步性能优越,定时精度满足高速跳频信号解调要求,且解调损失小于0.1 dB。     

附加周期和神经网络补偿的实时钟差预报模型

考虑到多项式模型拟合残差中仍存在显著周期信号及其他系统误差影响，提出构建一种多项式结合周期项与BP神经网络的北斗(BDS)超快速钟差预报模型，并利用实测超快速钟差数据进行算法测试验证。数值算例结果显示：利用本文模型得到的北斗超快速钟差产品，相比国内iGMAS超快速钟差产品（ISU）与德国地学中心超快速钟差产品（GBU），预报精度在3 h,6 h,12 h和24 h四个方面分别提升了26.14%,16.46%,12.68%和 10.58% 及10.34%,13.85%,8.17%和14.41%。     

星载FPGA内时序电路设计与时钟控制技术分析

在分析星载FPGA内时序电路特性以及FPGA可编程资源特性的基础上,指出了FPGA内同步时序电路出现时钟偏斜现象的机理。针对时钟偏斜,提出了星载FPGA内时序电路的设计准则。基于设计准则,提出了并行移位寄存器的一种异步化设计方法,阐述了在FPGA源代码中设置设计约束,或在逻辑综合与布局布线过程中联合设置设计约束,将主要同步时序电路时钟信号布置在全局时钟网络上的方法。工程实践表明：上述方法很好地解决了星载FPGA内同步时序电路时钟偏斜问题,可确保星载FPGA工作的稳定性与可靠性。     

基于信号采样的干扰信号产生技术

目前电子对抗系统广泛使用的数字储频技术主要是通过采样、存储和复制产生干扰信号.阐述了基于采样技术的信号重构及其基本原理,重点介绍分析了在此基础上利用信号处理技术,合成产生干扰信号的原理和方法.     

基于伪谱法的固定采样实时最优制导方法研究

针对具有过程约束和终端状态约束的高超声速飞行器再入制导问题,给出了一种固定采样非线性实时最优制导算法,该算法通过连续在线计算开环最优控制的方式提供闭环反馈,避免了内环跟踪控制器的设计过程。利用通用伪谱优化软件包实现多约束非线性系统最优控制问题的在线求解。在考虑计算误差、预报误差、模型参数不确定性和干扰的情况下,对采用该算法构成的闭环控制系统的有界稳定性进行了理论分析与证明。仿真结果表明,该实时最优制导算法能有效地抑制飞行过程中不确定性和扰动的影响。     

一种基于接收机钟差广义插值法的卫星定位增强算法

为提高卫星定位的连续性与精度,分析和讨论了接收机钟差模型辅助定位的可行性与基础,结合广义插值方法建立了一种高精度钟差数学模型及其相应的增强定位算法。该优化拟合模型在分段边界点上满足插值条件,不断利用钟差观测序列的最新均值或加权均值插值点对模型进行约束,使其具有更好的实时性及更高的外推精度。通过GPS实测实验,对方法的可行性和精度进行了分析与验证。结果表明,基于该模型的增强定位算法,既可辅助卫星信号短暂缺失的非完备定位情况,实现三维定位,也可用于正常星座的定位情况,有效提高定位精度。     

一种并行组合采样系统信号重构方法

提出了在并行组合采样系统这种多通道组合采样系统中,对于时基非同步信号,使用插值算法对组合信号进行重构的方法。实际的并行组合采样中,由于各采样通道之间的采样时钟相位控制存在时基偏差,引起了采样信号的时间非同步,导致采样波形非线性失真。为补偿系统的无杂散动态范围和实际信噪比,有效地还原信号原貌,需要对采样序列进行信号重构。提出了用插值算法来重构信号,实现对时基偏差的校正,并通过仿真验证,分析了此方法的可行性。