一种数字化码同步器的电路设计

本文简要介绍了一种适用于编码遥测系统以及其它数字通信系统的数字化数据转换跟踪环码同步器的电路设计。实验表明,这种码同步器能在很低的信噪比下工作,具有较高的稳定性、可靠性和灵活性。全部逻辑线路均采用国产 TTL 逻辑元件。本文主要介绍线路设计并扼要说明工作原理,有关这种环路的理论分析可参阅文献①②③。     

频率合成式压控振荡器设计

一、前言数字锁相环路是一种性能优良的环路。它具有模拟环路难以比拟的稳定性、可靠性、灵活性,调试简单,以及便于数字控制等优点。因此得到了越来越广泛的应用。在我所研制的y7-1编码遥测系统中,PSK解调器应用全数字化的二阶Costas(同相——正交)相锁环路和全数字化的一阶数据转换跟踪环路,码同步器应用全数字化二阶数据转换跟踪环路,均得到了较满意的性能。数字式锁相环路一般由数字式鉴相器,数字式环路滤波器和压控振荡器VCO组成,如图1。但是,通常环路VCO仍然采用高稳