一种简易的全数字环码同步器

从 PCM数据序列中直接提取码同步是目前遥测系统中最常用的一种同步方法。介绍一种在实验教学遥测系统中采用的简易的全数字锁相环码同步器 ,对这种码同步器的设计思想、硬件组成及工作原理作了介绍     

可编程码同步器的探索

码同步器是一种直接从输入的数据信息流中提取位同步信号的锁相环,这种类型的环路在数字通信和数字遥测中已有广泛的应用.目前普通种类的码同步器,只能对固定速率的数据流进行同步.为适应各种不同要求,研究可编程码同步器,使码同步器在一定范围内工作速率连续可调,这具有很大的实际意义.国内对可编程码同步器的研究,基本上处于理论探讨和实验室阶段,我们研究的低速可编程码同步器,已成功地应用在YC—6地面遥测系统中.     

以单片机为基础的帧同步器

该文介绍一种新型帧同步器的基本原理及帧同步器设计,即以MCS-51单片机为基础的帧同步器。这种帧同步器采用帧码相关分段处理方式,同时运用了软、硬件结合的方法,具有状态灵活、易于扩展、性能可靠、小型廉价等特点,工作码率有较大的提高。     

新型全数字化 PCM 同步解调器

介绍一种新型ＰＣＭ解调器。它采用ＰＣ机插板结构，全数字化设计。该ＰＣＭ信号解调卡包括可编程位同步器、可编程帧同步器，可解调８种标准ＰＣＭ信号。设计中利用ＥＰＬＤ器件处理数字逻辑。位同步器可达２Ｍｂｐｓ（ＮＲＺ码），帧同步器可达１０Ｍｂｐｓ。     

Y9-2可编程遥测系统中的码同步器

该码同步器是 PCM 遥测系统的核心,用于从遥测数据流中提取码同步时钟信号并对码子进行判决。该器在10bps～2.5Mbps 范围内可任意设置,并具有较强的编程能力。它由输入板、输入控制板、峰值检测板、码判决、同步指示及输出板、相位跟踪板、频率跟踪板、微机板、接口板等部分组成。本文介绍其工作原理、各主要环节的组成及工作状态、整体性能和主要技术指标等。该器除可配置于Y9系统外,还可推广至 PCM 通信、遥控、遥讯等多种系统中。     

一种简易的码同步提取方法

描述一种码同步信号的提取方法。根据靶场工作的实际需要 ,在分析码同步器现状的基础上 ,通过深入探讨某型飞行器遥测信息流的特点 ,总结出一种利用 BIΦ码码型特点提取码同步信号的方法。这种简易实用的方法 ,不需要锁相环技术就可以稳定可靠地实现所需的功能     

基本型遥测解调分系统

本文描述了基本型实时计算机遥测系统的一个重要组成部分一遥测解调分系统，它由码同步器、帧同步器和各种副帧同步器组成，完成对遥测数据的同步、解调，为系统提供码同步、字同步、帧同步和副帧同步信号。在设计中采用了数模混合锁相技术、ＡＧＣ及基线恢复技术、匹配滤波技术、全数字相关判决技术等一系列新技术，在国内首次实现了遥测解调设各的小型化、模块化和总线化．     

遥测数据处理系统码同步器的仿真及PLD实现

介绍了简易遥测站重要组成部分 PC机遥测数据处理系统 ,阐述了利用高密度、高速度的在系统可编程器件 isp L SI及其仿真软件 SYNARIO设计系统中码同步器的方法和成效     

动态条件下单板码同步器的统调方法

针对目前列装的单板码同步器功能检测和调试手段单一,难以满足多种型号箭遥任务的动态接收问题,提出一种新的、能适应各种型号箭遥信号解调的单板码同步器统调方法。在深入分析YH4系列码同步器鉴频、鉴相原理的基础上,对影响其动态性能的各个关键环节——码环基准时钟、匹配滤波输出通带电压、码元判决电平、输入信号电平和基线位置的检测和调试方法及工作机理都作了详细的阐述。     

数据扰乱技术在遥测中的应用

为了使遥测系统中的码同步器正常工作,采用了数据扰乱技术.分析了用序列产生器构成的自同步的数据的扰乱和解扰原理,并给出了原理图和具有数据扰乱的遥测系统方框图.     

高码率可编程帧同步器

印度的第一颗遥感卫星在1988年3月17日从苏联航天站发射到904km的极地太阳同步轨道。从卫星发送的数据高码速率如下:在S波段是5.2Mbps,x波段是10.4Mbps,载荷数据格式是常用的8328字格式。在数据处理系统的各研制阶段,为测试数据已研制了一种独特的可编程通用帧同步器和分路部件。它可以工作到50Mbps,处理的帧码组长度达128位,每帧长度为2e~(20)位码。此设备可在前面板设置允许误码和码位滑动。本文描述了专为IRS飞行器研制的高码率帧同步器的设计和工作过程。简介指标,系统结构同步方法,码位滑动及测试情况,表明该同步器已获得广泛应用。本设备将大大改善系统的工作性能。     

数字化码同步器 DBS530 性能分析

介绍美国洛克希德马丁（ＬＯＣＫＨＥＥＤＭＡＲＴＩＮ）公司生产的数字化码同步器ＤＢＳ５３０的工作原理及电路组成，对其输入自动增益控制、直流基线恢复、相位误差提取及码元判决、环路滤波、频率合成等电路进行了较为详尽的分析，最后给出样机的误码性能测试数据。结果表明，ＤＢＳ５３０的实现方法是值得借鉴的，它为国内高码率数字化码同步器的研制又提供了一条可供选择的新途径。     

可编程配置高码速率遥感卫星数据帧同步记录设备的研制

介绍了可编程配置高码速率遥感卫星数据帧同步记录设备的研制和实际测试结果。对帧同步器、PCI总线接口逻辑、数据记录及软件编程等进行了较详尽地说明。最后，集中概括了该设备的突出特点，即完全可编程控制、帧同步速度快、数据记录速率高、易扩展等。     

用于某飞行器的PCM遥测系统中码同步器的设计

针对某飞行器提出了地面遥测系统中的码同步器的设计方法。采用全数字电路来实现非线性变换，使得码速率在很宽范围内变化时，电路参数不用改变。通过自动选择锁相环路分频比和环路滤波器，来适应码速率的变化。     

数据扰乱技术在遥测中的应用

当PCM遥测信号出现较长时间的全“1”、全“0”状态时,将破坏直接自数据流中提取同步信号的码同步器的工作,从而破坏了系统的正常工作。文章分析了用m序列产生器构成的自同步的数据扰乱和解扰原理。PCM遥测信号经过数据扰乱后在信道传输中将大大改善同步性能,应该在遥测系统中推广应用。     

PCM—bit同步器性能测试方法

一、引言现代的通信系统、测量系统、各种仪器设备中,广泛地采用了数字技术。尤其六十年代以后,在数据传输系统中,PCM—bit同步器受到了人们的特殊重视。由于PCM—bit同步器的性能直接影响PCM通信系统的通信质量,因此为了提高bit同步器的性能指标,全面测试其各项性能是相当必要的。本文对自动同步—bit比较的误码检测法和捕捉时间、同步带宽、捕捉带宽、相位抖动等同步性能的测量方法作了比较详细的介绍。     

基于FPGA的SDH系统帧同步的研究与实现

文章介绍了SDH系统中帧同步的设计思想,分析了影响帧同步器性能的参数选择,并分析了一种并行帧同步器的设计思路,在此基础上,采用FPGA设计方法实现了用于SDH系统的STM-4的并行帧同步器,并进行了仿真分析。     

基于CPLD的IRIG-B码源的实现

介绍一种基于 CPL D的 IRIG- B码码源的设计思想和实现方法 ,并给出实验结果。所产生的标准串行时间码可用于测量设备 ,解决测量设备在时间上的统一问题 ;也可作为实践教学设备使用 ,让学员了解 IRIG- B码的结构及工作流程。采用可编程逻辑器件来实现 ,使系统小型化、集成度高、可编程性好 ,适应未来微电子技术的发展要求。     

一种新型的PCM帧同步检出方法

文中提出一种采用单片机提取帧同步的智能化小型PCM帧同步器的设计方案,其最大特点是充分利用单片机的数据处理能力和通讯、控制功能,帧同步的提取工作全部由软件完成,实现了智能化和小型化,并采用帧码相关的先行处理方式,提高运算速度。文中阐述了应用软件提取帧同步的设计思想,对其软硬件进行了简单的介绍。     

用单片ROM改善码同步器的误码性能

即使滤波器是理想的,采用离散信号处理的前置滤波来抗干扰时,误码性能也要降低。用平均采样器即差分线性滤波器来处理从相关采样获得的统计值时,就会出现误码性能的降低。但是,用正交变换可以减弱已滤波的采样统计的从属性,从而使平均采样表现出近似最优性能。本文为对码同步器的判决产生不利影响的元件提供数学判据和一种替代的正交变换,这种变换通过增加一片 ROM 实现,可以应用于大多数的数字化码同步的设计。