一种数字化码同步器的电路设计

本文简要介绍了一种适用于编码遥测系统以及其它数字通信系统的数字化数据转换跟踪环码同步器的电路设计。实验表明,这种码同步器能在很低的信噪比下工作,具有较高的稳定性、可靠性和灵活性。全部逻辑线路均采用国产 TTL 逻辑元件。本文主要介绍线路设计并扼要说明工作原理,有关这种环路的理论分析可参阅文献①②③。