涡轮叶片尾缘凹坑/凸起结构气膜冷却特性研究

为探究吸力面凹坑和凸起结构对涡轮叶片尾缘气膜冷却特性的影响,在吹风比M=1.1时(雷诺数Re=2.5×10~5),采用数值模拟方法,通过在叶片尾缘吸力面上加入凹坑或凸起,对涡轮叶片尾缘的冷却性能和流动机理进行了详细分析。结果表明:与原始结构相比,叶片尾缘凹坑和凸起结构提高了劈缝出口下游远距离端X/H6 (H为劈缝宽度,为4.8mm)区域气膜冷却效率,对下游的X/H6区域气膜冷却效率影响较小;三种叶片尾缘结构,沿着流向方向会产生由二维展向涡到发卡涡,再到流向涡的变化过程,凹坑和凸起结构通过抑制流体的扰动,改变流体流动情况,提高了劈缝出口下游远距离端气膜冷却效率。     

流向强迫作用下的液体初始雾化机制及动力学特征

使用Volume of fluid (VOF)方法和基于树形数据结构的自适应算法来研究射流雾化的破碎过程以及扰动对射流破碎机理产生的影响。在无扰动情况下,液体射流的头部、液丝和液滴随着射流时间的发展不断发生演变。射流头部先呈现蘑菇状外形,随后液丝生成,并慢慢转变成网兜状,直至断裂形成小液滴。在周期性流向强迫的作用下,射流液柱的表面会形成周期波,其液丝破裂形成液滴的时机与稳定射流情形相比会有所提前,射流形成的头部更趋于扁平,最终生成的液滴数量更多。低中频阶段,随着扰动频率的增大,射流未扰动液柱长度(L)逐渐缩短,液滴直径的概率密度分布(PDF)趋于尖锐,液滴平均直径(SMD)增大。在高频阶段,随着扰动频率的增大,L会随之增大,液滴直径的PDF分布变得平缓,SMD会减小。     

基于I~2C总线的CPU温度监控系统

随着高性能、高功耗器件在嵌入式领域中广泛应用,温度监控已成为高可靠嵌入式领域研究的热点,采用ADI公司的测温电路ADT7461设计了面向高性能PowerPC处理器的温度监控系统。介绍了ADT7461芯片的功能原理,描述了整个硬件电路的结构。在软件部分阐述了I2C总线协议以及基于I2C总线协议实现的ADT7461寄存器读/写基本操作,针对应用中会面临的实际问题给出了具体解决方法。设计方法对于同类温度监控系统设计有一定的参考意义。     

基于ARM的移动机器人红外测距系统的设计

为实现机器人安全蔽障,设计了一种基于S3C2440A微控制器的红外测距系统,具体介绍了该测距系统的硬件结构、软件设计及其工作原理。S3C2440A内部具有8路模拟信号输入的10位ADC,将红外测距系统测得的模拟信号输入,通过A/D转换后输出。     

层叠结构动态逆在无人战斗机控制中的应用

无人战斗机采用翼身融合的一体化设计。这种非传统构型的布局,带来很多优点的同时也造成了飞机的静不稳定,采用线性的控制方法很难满足无人战斗机的性能要求。通过对传统的动态逆控制方法进行改进,从内回路开始保证系统的动态性能和跟踪性能,设计了层叠结构动态逆控制器。仿真结果表明,所设计的控制器实现了系统的解耦控制,并具有较强的鲁棒性。     

注射成型和注射压缩成型角窗的残余应力比较

基于粘性流体力学基本方程和粘度模型,建立了注射成型和注射压缩成型的残余应力计算模型,然后对角窗的注射成型和注射压缩成型进行了计算模拟,结果表明,注射成型角窗的残余应力大,且分布范围宽;注射压缩成型角窗的残余应力相对较小,且分布范围较窄,这种特征与注射压缩成型时熔体流动阻力小、型腔压力和体积温度分布均匀有关。最后采用偏振光法对实际注射成型和注射压缩成型角窗的应力分布进行了测试,进一步验证了注射压缩成型制品的低残余应力特点。     

高超声速飞行器二元进气道试验和计算

设计了一种吸气式面对称高超声速飞行器,针对进气道性能,分别在两座风洞开展通流试验研究。针对第1次风洞试验大攻角状态(α=8°)测量值偏离线性的问题,辅助采用数值模拟手段分析原因,并对试验方案进行改进设计,解决了首次试验出现的问题。结果显示,在典型状态(Ma=5~6)下,进气道起动正常,性能良好,具有一定的抗侧滑能力;随来流马赫数增加,进气道流量系数增大,总压恢复系数减小,计算结果和试验结果一致;试验结果和数值计算的差异主要表现为基本测压方案α>4°后,流量系数和总压恢复系数出现严重的非线性。数值模拟结果表明,主要原因为模型支撑方式及测压方式所引起的偏差,通过改进试验方案,解决了大攻角状态下测量值偏离正常趋势的问题。     

静电电荷量传感器标定技术研究

静电电荷量传感器在精密机械、航空发动机的状态监测、故障预测以及健康管理方面有着广泛应用。介绍了静电电荷量传感器的标定技术，基于油滴荷电的原理，结合直流高压源、支撑固定装置、电荷量测量装置研制了静电电荷量传感器标定系统。通过油滴实验，获得了油滴荷电量与施加电压、油滴大小、温湿度之间的关系，分析了影响标定装置的因素。     

基于FPGA最大迭代次数可变的LDPC译码器设计

文章给出了一种基于FPGA最大迭代次数可变的LDPC译码器设计方法。与传统的固定的最大迭代次数译码相比,该方法将译码的实际迭代次数少于分配的最大迭代时间用于对下一帧数据的译码,可以有效利用LDPC迭代译码过程中的空闲时间,来提高译码器的译码性能。在同样的数据吞吐率下,有效地提高了译码性能,而在同样的译码性能情况下,有效地降低了使用的FPGA硬件资源。非常适合译码性能要求高条件下实时高速译码器的设计。