一类准循环LDPC码及其编码

针对空间通信的特点, 对基于循环矩阵构造的一类正则准循环LDPC码进行了改进, 得到了一类非正则准循环LDPC码. 与原码相比, 这类非正则LDPC码的奇偶校验矩阵H具有3个特点: 行满秩, 具有下三角结构, 引入了一度变量节点. 前两个特性使得这种LDPC码的编码计算复杂度和结构复杂度都与校验位长度成正比, 从而便于编码器的软硬件实现. 第三个特性使码的迭代译码门限稍有降低, 但同时还能保证译码的收敛, 计算机仿真结果也证明了这一点. 本文还简化了对围长不小于6的条件的证明, 推导了系统码校验位的计算公式, 并在此基础上给出了利用移位寄存器的编码电路.      

一种存储器容错设计方法

空间辐射环境常导致存储器发生单粒子翻转,设计了一种基于Hsiao编码的EDAC电路,并通过编解码电路复用的策略来进一步减小电路面积,该电路与目前广泛应用的扩展Hamming码电路相比,面积减少了近50％,速度提高了近20％,并采用了一种新颖的方法来实现单错自动回写功能,可有效解决CPU中断行为．通过增加控制寄存器的三模冗余（TMR）设计来保证存储器操作的正确性,仿真验证了该设计的有效性和优越性．     

星用大容量静态存储器多位翻转实验研究

给出典型大容量静态存储器(SRAM)的多位翻转实验研究 结果。用HI-13串列型静电加速器和兰州重离子加速器(HIRFL)加速的重离子轰击样品,用 一套基于 网络协议的高分辨率SRAM单粒子效应检测系统检测发生的多位翻转。实验结果表明多位翻转 可以由多种机制产生：在两种Hitachi SRAM中检测到的同一字节多位翻转(SMU)是由单个离 子产生的电荷被相邻敏感节点共享所致;当IDT71256中写入测试图形“00”时,其外围电路 中产生的单粒子瞬时脉冲(SET)引起多达8位的SMU;离子大角度掠射下,IDT71256中检测到 了同一事件多位翻转(SEMU)。同时预示了两种Hitachi大容量SRAM在地球同步轨道和两条太 阳同步轨道发生SMU的频度。     

一种用于数字电视系统中的Turbo-TCM方法

给出了适合数字电视系统是信道纠错码中的内码编码速率可变这一特点的一种Turbo-TCM(Turbo Trellis Coded Modulation)方法,同时给出了解调译码方法.所提出了这种Turbo-TCM方法,是基于一种简单的编码速率是1/3的二进制Turbo码,通过打孔剔除而获得更高速率的方法.在各种编码速率和调制方式下进行了仿真.从仿真结果可以看出这种Turbo-TCM方法较原欧洲数字电视标准中的卷积码TCM方法(ETSI EN 300 744)有1~3 dB的编码增益.      

基于GPU的LDPC存储优化并行译码结构设计

提出了一种基于Nvidia公司Fermi架构图形处理单元(GPU,Graphic Processing Unit)的分层低密度奇偶校验LDPC(Low-Density Parity-Check)码译码算法的译码器结构优化设计.利用GPU架构的并行性特点,采用帧间与层内双重并行的处理方式,充分利用流多处理器硬件资源,有效缓解了分层译码算法并行度受限的问题.此外,通过采取片上constant memory存储器压缩存储校验矩阵以及利用片外global memory存储器对译码迭代信息进行联合访问的优化方法,有效降低了访存延迟,提高了译码吞吐率.测试结果表明,通过采用多帧并行处理和存储器访问优化可以提升基于GPU的LDPC译码器吞吐率14.9 ～34.8倍.     

一种多码率QC-LDPC码译码结构设计与实现

为了满足在一个系统中使用多码率LDPC(Low Density Parity Check)码字的需求,设计了一个7Kbit长度多码率LDPC码的译码器,分析了各种码率之间校验矩阵的相似性,提出了复合译码结构中变量节点运算单元、校验节点运算单元以及迭代存储器单元的复用方案.通过在变量节点运算单元以及校验节点运算单元输入端增加若干选通开关,就可以使这些运算单元适于多码率的处理.通过管脚的选择,此译码器支持非规则0.4码率、非规则0.6码率以及非规则0.8码率3种工作译码模式,并用Altera公司的FPGA进行了实现.综合结果表明,所提出的复合结构在不损伤单码率译码性能的前提下,仅用略多于0.8码率LDPC码单独译码的硬件资源实现了3种码率码字的译码.      

增强RRAM可靠性的热通量压缩算法

为提高阻变存储器(RRAM)的可靠性,研究了RRAM中的热串扰问题,提出了一种热通量压缩(TFC)算法,通过在RRAM读写电路之前加入TFC算法,降低在RRAM中产生的焦耳热,从而减弱RRAM中的热串扰问题,提高RRAM的可靠性。TFC算法通过分析计算写入数据流产生的真实焦耳热热量进而判断是否对写入数据流进行翻转编码,即TFC算法会在原始写入数据流和翻转编码数据流二者中选择热通量较小者通过算法层,从而达到减小RRAM存储器中焦耳热热量的目的。理论分析和仿真结果表明:以字节为单位数据块条件下TFC算法平均可降低30%以上的写入焦耳热,阻变单元的保持时间估值平均增加了35%以上。      

适用于卫星导航系统的结构化LDPC码

结构化低密度奇偶校验码可通过基矩阵和扩展因子描述,具有较低的编译码复杂度和优异的译码性能。相比卫星导航系统IS-GPS-800协议中的非规则LDPC码,在校验位采用双对角和"a-0-a"连接关系的结构化LDPC码,同样可以达到线性复杂度编码。除此以外,通过设置不同的扩展因子和修剪操作,结构化LDPC码可以灵活支持不同多种长度的自适应传输,其中修剪操作的打孔/截短图案可以通过外信息转移(Extrinsic Informa-tion Transfer Charts,EXIT)分析方法优化。结合圈长分布和外信息度数谱联合优化设计方法,提出单个基矩阵的编码方案,通过配置不同的扩展因子和修剪方案,实现多种传输码长配置。译码仿真结果显示经过优化打孔/截短图案修剪的结构化LDPC码的译码性能要略优于IS-GPS-800协议中的非规则LDPC码。     

临近空间中子辐射环境分析及其引起的单粒子效应预计研究

使用Space Radiation 7.0工具分析临近空间中子辐射环境，研究其与海拔高度、太阳活动和经纬度的关系及内在原因.在此基础上，提出了一种基于蒙特卡罗方法的大气中子实时错误率预计方法，并以航空电子系统关键集成电路FPGA为例，预计其单粒子翻转敏感模块包括配置存储器、块存储器和用户触发器，单粒子功能中断敏感模块包括上电复位电路、SelectMAP接口等的实时飞行错误率.结果表明，配置存储器中发生的单粒子翻转达到总单粒子翻转率的77%，而上电复位电路和SelectMAP接口中发生的单粒子功能中断各占总单粒子功能中断率的36%.根据RTCA DO-254对飞行系统失效等级的划分，该FPGA器件不可用于航空电子系统关键位置.      

基于迭代译码的LDPC码稀疏校验矩阵重建

为了改善高误码率情况下低密度奇偶校验（LDPC）码稀疏校验矩阵重建算法的性能，基于迭代译码的思想提出了一种稀疏校验矩阵的重建算法。首先，利用对偶空间算法获取到部分非稀疏校验向量，并对其进行稀疏化处理。其次，利用稀疏化后的校验向量对LDPC码进行软判决迭代译码，从而对码字中错误比特进行纠正，以改善码字质量。然后，对纠错后码字再次进行校验向量获取，不断重复迭代。最后，实现LDPC码稀疏校验矩阵的重建。实验结果表明:在误码率为10-3量级下，针对IEEE802.16e、IEEE802.11n等协议下的LDPC码，所提算法均能有效完成重建，同时新算法的稀疏矩阵重建率要明显好于传统方法。      

一种混合粒度奇偶校验故障注入检测方法

为了实现高效的抗故障注入攻击,提出了一种混合粒度奇偶校验故障注入检测方法。传统奇偶校验检测方法为每n比特设置一个奇偶位,表示该n比特的奇偶性。随着n的减小,奇偶位个数增加,资源消耗增加,检测率提高。为了实现故障检测率和资源消耗的折中,对电路故障注入敏感部分或关键部分处理的数据采用细粒度奇偶校验（即n值较小）,对其他部分采用粗粒度奇偶校验。以RC5加密算法为例,阐述了混合粒度奇偶校验故障检测方法的原理和应用,并对不同粒度奇偶校验方法的故障检测率及资源使用进行了理论分析。实验结果表明,与整个RC5电路都采用字（n=32 bit）奇偶校验相比,混合粒度奇偶校验故障注入检测方法可以提高故障检测率29.44%,仅增加资源消耗2.48%。      

一种Turbo码短交织器的设计方法

短交织器的结构对Turbo码的性能有很大的影响,通过探讨Turbo码编码器中反馈最小多项式的周期性和序列的可整除性问题,把可整除序列变为不可整除序列交织器,从而获得高码重的码字,并给出一种基于输入信息序列周期性特性的短交织器的设计方法.仿真结果表明是一种很有效的设计方法.     

FSK副载波光纤传输的灵敏度分析

在光纤传输系统中，副载波光纤传输是一种独特的传输方式，以ＭＩＬ－ＳＴＤ－１７７３年推荐的ＦＳＫ副载波光纤传输为例，对光接收机噪声及误率进行了分析，提出在色噪声情况下常规接收机的判决门限修正，为了简化计算起见，给出一种近似计算的方法，经计算，得到了副载波ＦＳＫ在不同接收机组态及码速率情况下的灵敏度曲线，并与常见的曼彻斯特码作了对比，分析了副载波光纤传输在不同场合时的性能。     

低信噪比下分组交织器识别

针对现有的分组交织器识别算法计算复杂高且容错性差缺点，从分组交织后的同步码分布规律出发，提出了一种新的识别算法。首先，利用数据矩阵统计特性，给出了在任意矩阵列数下，同步码和随机业务数据位置上的概率密度分布函数，基于最小错误判决准则，设定了同步码检测门限，同时基于3倍标准差准则，求解出稳健的交织周期识别门限；其次，分析了数据矩阵中每一行与每一列累积量之间的对应关系，提出了一种快速交织周期遍历方法，使得数据矩阵的构建次数大大减少；最后，总结了4个分组交织后同步码分布规律，通过遍历同步码序列，利用同步码之间的位置关系，实现交织同步位置、分组交织列与交织行参数快速识别。仿真结果表明:所提算法具有较强的低信噪比容错性，在信噪比为-6 dB条件下，参数识别率能够达到98%以上，同时与现有的算法相比，其性能提升4~10 dB且计算效率明显提高。      

一种适用于卫星数据传输的高效编解码算法

提出了一种喷泉编解码方法,又称为快速速龙码（RRC）,该编码方法能实现与传统速龙码相同的差错控制效率的同时,时间复杂度相对更低。相对传统速龙码,在编码过程中无需计算中间节点,直接通过生成矩阵计算校验节点;其解码方法是先通过置信传播（BP）算法对校验节点进行降度之后,再对校验节点降度之后组成的矩阵进行高斯消元法解码,从而降低矩阵规模。改进后的算法更加高效和简单,适用于航天器空间通信中的应用层数据传输、存储保护和深空探测信号传输。     

采用LDPC码方案的战术数据链系统

战术数据链系统能够提高部队信息化作战能力,其中信道编码技术是保证消息传输可靠性的关键技术之一.构建了一种新的战术数据链系统,系统采用低密度奇偶校验(LDPC,Low-Density Parity-Check)码方案,LDPC码是适用于传输可靠性要求高的通信系统的新型码组.介绍了LDPC码方案中的和积算法,描述了系统的传输模型,分析了系统在固定频率和加性白色高斯噪声(AWGN,Additive White Gaussian Noise)信道条件下的链路性能.利用计算机进行蒙特卡罗仿真,结果表明:在AWGN信道和瑞利衰落信道下,LDPC编码方案可以有效地降低数据链系统的误比特率,取得比采用里德·所罗门编码的联合战术信息分发系统更好的误码性能.LDPC码作为信道编码技术的备选码组,为进一步提高战术数据链的可靠性提供了一种解决方案.      

Flash存储中的纠错编码

Flash闪存是一种非易失性的存储器件,随着工艺尺寸的不断减小,存储容量需求的不断增加,存储可靠性与寿命成为Flash生产与应用过程中最严重的两个挑战.基于多级 (MLC,Multilevel Cell) "与非(NAND)型" Flash的层级结构特征与读写操作特性,构造了一种基于正交映射的纠错编码方法,给出其编解码原理与结构,并分析其纠错能力.在此基础上,分析了该编码方法在Flash存储系统中的两种典型应用场景,即分布式多用户共享存储以及历史数据的无差错恢复.此外,Flash存储单元的可靠性受擦除次数的限制,其寿命相当有限,该编码方法可以有效地利用坏块来提高Flash的整体生命周期.分析结果表明:不改变整体结构,只需对编码模块进行简单调整,即可实现多种实际应用需求.     

基于原模图扩展的QC-LDPC构造方法

基于原模图构造的低密度奇偶校验码(LDPC)性能很大程度上取决于扩展算法。为此,提出了一种构造准循环低密度奇偶校验码(QC-LDPC)的新方法。所述算法经过两步扩展得到QC-LDPC:第一步是原模图去重边,在边置换条件的约束下,使扩展所得矩阵局部围长最大化;第二步进行准循环扩展,通过计算机搜索得到规定长度内的所有闭环路径,比较环长和近似环路外信息度得到置换矩阵的最优偏移量,目的是剔除连通性差的短环对码性能的负面影响。对于不存在重边的原模图,则直接进行准循环扩展。仿真结果表明,利用该方法构造的QC-LDPC在译码门限和误码平层两方面都具有优异的性能。     

CCSDS-RS(255,223)码高速译码器的硬件实现研究

研究了空间通信用高速Reed-Solomon(255,223)码硬判决译码器的FPGA实现方法,提出一种新的纠错算法实现结构以最大程度提高译码器性能。设计中采用RiBM算法求解关键方程,并通过应用高速比特并行乘法器以及流水线和并行处理方法提高译码通过率。综合和测试验证结果显示,该译码器译码通过速率为1.7Gbit/s,译码延迟为296个时钟周期,优于目前同类型的RS译码器性能指标。