高效微处理机可靠性评价的测试

微处理机的复杂性和固有可靠性使得我们难以找出适当表示其性能特点,指出其固有可靠性的测试方法。对于微处理机的测试,我们所感兴趣的方法有两种:弱点分析法(WPA)和结点工作温度测量法(JOT)。前者着眼于芯片设计中的潜在失效点;后者着眼于提供芯片可靠性的有关估算。这两种方法都是通过测试8080A 来说明的。     

基于DDS的无线电引信Chirp信号生成方案设计

为了模拟无线电引信中的Chirp信号,设计了一种基于DDS的无线电引信Chirp信号生成系统的方案。该方案采用PC输出波形控制参数,用DSP进行数字信号处理并控制DDS芯片的总体结构。对PC与DSP芯片的通信接口、DSP芯片与DDS芯片的接口以及软件处理流程进行了详细设计。     

ARINC659芯片协议符合性验证关键技术研究

ARINC659总线主要用于机架内部各在线可更换模块(LRM)间的通信。在ARINC659芯片设计过程中,如何对协议符合性进行充分验证是确保芯片设计符合协议的关键和核心。本文首先对ARINC659总线产生的背景及ARINC659协议及总线协议处理芯片进行了概述,并结合ARINC659总线协议处理芯片对芯片协议符合性验证中的关键技术进行了分析和研究。     

高精度低压差稳压器芯片分析与设计

高精度低压差稳压器芯片的设计过程，包括芯片的系统设计、主要功能模块的分析设计以及整体电路的仿真验证。采用低压差设计方案，提高了芯片的整体效率；通过合理设计电路结构，降低了系统的静态电流和功耗，延长了电池的使用寿命；采用Hynix 0．5um CMOS工艺，利用Cadence、Hspice等EDA软件，对芯片电路在不同模型、电压、温度等条件下进行了前仿真验证，增强了设计的可靠性。     

HK1553B电路的设计与测试

MIL-STD-1553B是一种串行多路数据传输总线,应用于军用飞机、轮船和地面等设备之间进行数据传输。本文论述了HK1553B总线协议处理器芯片的设计验证与测试。因为IC的生产过程是一个技术非常复杂和非常繁琐的工艺过程,所以,本文重点介绍HK1553B电路的设计实现与后端测试,而对IC的工艺实现等技术则不做详细阐述。在不久的将来,具有我所自主知识版权的"HK1553B"芯片将应用到我们国家的航空电子产品上。     

TOPSwitch单片开关电源的快速设计法

效率和芯片功耗是开关电源设计过程中的两个重要参数,文中给出TOPSwitch系列单片开关电源的快速设计曲线,通过查取曲线中的效率和功耗参数,快速地选择所需的TOPSwitch芯片.该方法是单片开关电源设计的重要手段.     

基于ZYNQ的IRIG-B(DC)码设计与实现

通过对现有的IRIG-B(DC)码授时设备的调查研究发现,有的采用CPLD+AVR MCU实现方案,有的采用FPGA+DSP实现方案,芯片间连线较多,且PCB布线复杂。因此提出了采用ZYNQ器件实现IRIG-B(DC)码,数据交互主要在芯片内部实现,避免了芯片间较多连线,PCB设计简单,面积较小,有利于整机小型化设计。试验结果表明,采用新器件设计的IRIG-B(DC)码输出正常。     

基于QL6500的BIU协议芯片的实现

简要介绍了GJB5034规定的线性令牌传递高速光纤总线协议的运行机理,提出了其总线接口单元协议芯片的解决方案,即应采用自上而下的设计方法和EDA设计工具,以及采用FPGA芯片QL6500来实现,并在后期的应用中对设计的正确性进行了验证。     

光耦隔离差分总线收发器芯片的设计

介绍了一种光耦隔离RS-422/RS-485收发器芯片的设计,详细描述了各个模块的设计及使用Verilog-A对光耦创建的模型。设计中采用多芯片组件(MCM)技术,将光耦封装其中。该芯片具有10 Mbit/s数据传输速率,允许在任何数据总线部分有实际不受数量限制的接收器,可用于半双工或全双工数据通信总线系统,为总线传输系统提供2500 Vrms隔离。仿真结果表明,可实现预定目标。     

微磁强计弱磁处理芯片设计与实现

为适应微纳卫星平台的应用需求、实现磁强计的微型化,针对巨磁阻抗(GMI)效应微磁强计的研制需求设计并研制了弱磁信号处理芯片.在分析GMI微磁强计构造的基础上,针对单机(微)小型化提出了弱磁信号处理电路芯片化的方案;结合空间应用特点,设计并实现了基于SOI CMOS工艺的弱磁信号处理芯片.实测结果表明:基于所研制的弱磁信号处理芯片不仅实现了磁强计的微型化、集成化,而且具有良好的弱磁测量性能.     

基于DSP的测试转台控制系统研究与设计

以锁相环控制为基础研究了转台速率控制系统的设计,利用数字信号处理芯片DSP、高速A/D和D/A芯片(AD7865和AD7836)以及FPGA技术完成了系统硬件电路设计,和关键逻辑电路——指令脉冲发生器、精密移相器、鉴相器的设计,并设计了控制器,给出了软件设计流程和仿真结果。实际运行表明系统稳定可靠,满足了转台的设计性能要求。     

高码速率QPSK解调器的设计

对目前通信中急需的高码速率传输设备进行了研究,首先分析了硬判决环的工作原理和设计方法,并且以此算法为基础在硬件上实现了高达百兆QPSK解调器的设计.整个硬判决环的算法设计是基于Altera公司的QuartusII开发平台,并在CycloneII系列FPGA中实现.用FPGA实现硬判决算法具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点,符合未来通信技术发展的方向.而整套其它外围模块包括解调芯片、AD芯片、DA芯片、RF合成器等都是采用的非常高端的芯片来实现的.     

PWM控制芯片SG3524的特殊应用研究

SG3524是一个通用型PWM控制芯片,用于电机控制与开关电源等.一般的SG3524的设计与应用是把芯片内部的误差比较放大器的反相输入端接主电路的反馈信号,或者是把误差比较放大器接成电压跟随器的形式.此设计中,把芯片内部的误差比较放大器接成差动放大器的形式,使调节范围展宽,以适应特殊的需要.     

SOC技术在FC芯片设计中的应用

以FC协议芯片的设计为例,分析了SOC设计方法的特点及其与传统的嵌入式系统设计方法的不同点。本文讨论的FC协议芯片实质上是用SOC技术实现的FC网卡,这种方法有助于在航电系统的设计中推广使用SOC技术并为改变现有的航电系统的体系结构和建立我国未来航空电子统一网络奠定了基础。     

一种新型的嵌入式B时间码接口终端的设计

在分析了B码码型特点及其接口终端基本工作原理的基础上,提出了一种新型的嵌入式B时间码接口终端的设计方法。该终端是由少量外围解调电路,一片复杂可编程逻辑阵列芯片和一片C805F系列单片机芯片组成的。对设计中存在的难点,如交流码的解调,同步脉冲信号的提取等部分,提出了较为新颖的解决方案。最后介绍了设计中使用的嵌入式芯片的性能特点。与传统的方法相比,该设计方案具有体积小,成本低,工作稳定等优点,完全能够替代传统的B码机箱的功能。     

基于ARM的坐标测量机控制器核心板的设计

针对以ARM和DSP为架构的坐标测量机控制器,提出了一种在硬件上采用核心板结合底板的设计思路,设计了以TI公司的一款ARM芯片AM1707为主芯片的坐标测量机控制器核心板,通过Code Composer Studio集成开发环境编写程序测试验证了此板卡的功能,并在坐标测量机上进行了实际控制。     

基于SOC的ACAS无线电高度信号激励测试的设计

本文介绍了一种以SOC为核心芯片用于机载防撞系统(ACAS)中符合ARINC552A标准无线电高度信号激励测试的软硬件设计方法.采用C8051F020型SOC芯片及OPA552等芯片搭建仿真电路,利用PDIUSBD12接口芯片建立与工控机的通讯,依据ARINC552A标准,用C51编写仿真控制程序,将仿真的ACAS无线...     

采用军用标准1750A指令系统的CMOS/SOS 3芯片系统与4芯片系统的辐射护措施

本文描述了一种实现军用标准1750A指令系统的CMOS/SOS辐射保护芯片系列。已经研制出了这种芯片系列的两种模式:一种3芯片系列,包括一个控制部件(CU),一个执行部件(3U),一个中断控制部件(ICU);一种4芯片兆辐射保护系列,它要求使用两个采用兆辐射保护的CU芯片,一个执行部件芯片和一个中断控制芯片。已经制造出了芯片样机,预计1983年6月设计出全功能样机。1984年中期进行批量生产。执行速度为940千次运祘/秒(DAIS),计划1985年使用2.5μ特征型号来代替单个芯片。使用单一电源期望达到4-6百万次:运祘/秒吞吐量。     

可编程芯片在测控系统中的应用

分析了可编程芯片在设计测控系统中的应用，同以前的电子设计方法相比，使用可编程芯片可以大大简化测控系统电路部分的设计，并且可减小电子线路板的面积，从而使整个测试系统小型化；更重要的是由于使用了可编程芯片，一些复杂的算法可通过硬件实现，从而增强了测试系统的功能，最后给出了相关的工程实例。     

基于FPGA的多通道ARINC429通信芯片的设计

ARINC429是一种在航空电子系统领域被广泛应用的总线标准。采用PFGA器件设计集成多路ARINC429通道的通信芯片,可以有效地提高数据通信模块的处理能力和集成度,并降低研制成本。本文提出了一种内置控制核和大容量缓存的多路通信芯片的设计原理,它采用基于FPGA的硬件方法;而FPGA设计采用的硬件语言是VHDL,实现平台是ALTERA的FLEX系列逻辑器件。这种设计方法已被验证对通信电路的研制是行之有效的。