isp在线可编程逻辑器件的开发与应用

isp（in—systemprogrammable）在线可编程技术在可编程逻辑器件中已广泛应用，本文从介绍美国LATTICE公司的lsp器件入手，详细介绍isp器件的开发使用过程，并对其在机载计算机设计中的具体应用做了说明。     

微工程与惯性测量组件微型化发展研究

介绍了基于纳米技术的微工程领域的研究和发展情况,阐述了FPGA、ASIC、ASIS等典型集成逻辑器件设计技术和基于协同仿真、验证设计环境(CVE)进行虚拟样机设计开发的设计理念,介绍了MEMS的基础理论研究,总结了MEMS的技术特点和惯性测量组件微型化的发展趋势和优势.     

PC总线与Transputer系统的接口设计

随着Transputer系列器件在构成高性能并行计算机方面得到广泛应用，我们研制了一个Transputer开发系统－T805固定拓扑结构开发系统．该产品以其稳定、可靠和优良的性能赢得了用户的信赖．研制该开发系统的关键问题是如何实现T805固定拓扑结构开发系统与PC机之间的通讯功能及系统服务功能．本文介绍了PC总线与Transputer系统的接口电路的设计．     

支援目前和未来处理机的开发系统

当前的硬件模块和软件工具都仿真 MC 68000;而未来的将增加一个多用户操作系统人们打算用 EXCRmacs 开发系统来帮助设计基于 MC 68000/b位微处理机的系统。但它同以前的研制工具和微处理机并不矛盾,重要的是设计它来支援未来的处理机芯片。在那些还未推销的器件准备使用叶,EXCRmacs 开发系统编制了一种新型的5兆赫兹总线结构,这种结构称作32个地址     

平面波导器件封装工艺软件的研究与开发

平面波导器件的耦合封装是制约其发展的一个瓶颈,通过研究平面波导器件的封装工艺特点,分析了封装过程对控制系统的要求.基于Visual Basic.Net开发了封装工艺软件,研究了手动调整、视觉引导粗对准、自动化对准以及点胶固化四个模块的设计方法,并对编程过程中的关键技术进行了讨论.     

EDA技术的特点与发展趋势

通过介绍EDA技术特点、发展过程,以及EDA技术作为开发手段,以可编程器件为核心大大简化了设计任务,并阐述了EDA在当今电子技术领域的所起到的作用,比较了EDA技术与传统电子设计方法的差异,总结出EDA技术的优势与发展趋势.     

光电摄像器件的现状与动态

本文综合报导了近几年国际上(主要指美国和日本),在摄像光电器件的新发展。主要介绍了固体摄像器件CCD、MOS、CSD、CPD、SIT以及SBI RCCD等器件。讲述了它们的主要技术性能的发展。例如对分辨率、集成度(微型化),均匀性、噪声、动态范围和性能价格比等技术性能提供了许多具体数据,并作了些比较。同时也对原来长期使用的真空摄像光电器件的新发展作了介绍。无论对开发研制器件还是器件应用的工程技术人员都是很有价值的参考资料。     

单片机和可编程逻辑器件通用接口设计及应用

在研制基于单片机的智能仪器“导爆索、雷管爆速校准仪”的过程中，引入可编程逻辑器件来处理超过单片机处理能力范围的高速信号，并开发了一套有效结合单片机和可编程逻辑器件的方法。     

现场可编程门阵列（FPGA）技术在航空电子中的应用初探

本文介绍了ＦＰＧＡ技术在国内外数字电路领域内的应用情况阐述了Ｘｉｌｉｎｘ公司的ＦＰＧＡ器件的体系结构特点、编程模式、应用范围以及开发设计系统的设计流程。此外，还结合具体实例探讨了使用ＦＰＧＡ器件的工作环境、设计技巧和其它注意事项。     

等离子显示单元的器件特性

研究等离子显示器发展的Illinois大学的器件研究所为了解这种器件的基本特性已提供的方便。结果做出一种器件模型,它目前正用来设计电子驱动电路。本文叙述一种等离子显示单元的器件特性和给出一种模型,它说明了这种双稳态单元的控制作用。此外,还讨论了用该模型设计显示驱动系统的问题。     

一种有效的电路仿真验证技术

由于数字电路设计复杂性的增加以及日益紧迫的设计周期的压力,数字电路仿真模型的混合应用在实际应用中变得越来越重要。首先讨论了这种应用带来的问题以及相应的解决方法,接着介绍了混合仿真模型描述的数字电路进行功能验证的两种方案:以VHDL语言描述为顶层的设计方案和以原理图为顶层的设计方案。数字电路仿真模型的混合应用技术,是一种对于混合仿真模型描述的数字电路进行功能验证的方便、快捷的方法,使用该技术可以大大提高数字电路设计的质量和可靠性。     

X射线光刻机中应用的精密定位工作台

为适应超大规模集成电路器件的发展,微电路图形的特征线宽愈来愈细的特点,发展了电子束光刻及Ｘ射线光刻,而Ｘ射线光刻由于其极高的分辨率,对未来的大规模集成电路器件的制作具有很大的应用潜力。随之而来的是要有高精度的定位工作台,以保证高套刻精度的要求。     

高速数字电路设计研究

数字电路的高速化已是大势所趋,而高速数字电路的设计又给工程师带来了众多新问题。本文从理论的角度概述了高速数字电路设计的特点,并对信号完整性设计及电源完整性设计从原理上进行了较详细的论述。     

合理运用SI技术快速收敛高速数字电路设计

随着数字电路集成度和工作频率的不断提高,信号完整性(Signal Integrity, SI)问题在产品研制过程中越来越突出。以惯导系统中的某导航计算机为例,针对故障信号回路,使用仿真软件对其SDRAM时钟信号进行信号完整性仿真,并进行优化设计。通过对比优化前和优化后的仿真与测量结果,验证了由于端接参数不匹配造成SDRAM时钟信号的非单调性畸变问题。仿真与测量结果表明,在产品研制流程中加入信号完整性仿真环节有利于设计快速收敛,提前规避风险,缩短研发周期,降低设计成本,提高电路产品的可靠性和电磁兼容性。     

飞行品质仿真计算与试飞数据对比分析

随着飞行控制系统越来越复杂,试飞过程逐渐向数字化过渡。在开展飞行试验前,通过数值模拟对飞机的主要飞行品质参数进行仿真计算,可以为试飞过程提供参考,提高飞行试验的效率。根据某型飞机的风洞试验数据,建立该型飞机的气动力数学模型,基于Flightgear飞行模拟软件搭建功能完备的实时飞行模拟平台,完成飞行品质的数字化试飞。选取典型试飞数据对所建立的气动力模型与数值仿真结果进行验证,结果表明:数值仿真结果与试飞结果具有较好的一致性。     

一种用于惯性系统的刚挠背板设计方法

惯性系统是一种电路种类多、电信号复杂的电子产品,电路信号的品质直接决定整个产品的质量,背板对于各个功能电路的高密度信号互连关系着整个系统的性能。提出了背板设计方法,将惯性系统中电气系统的功能模块电路进行合理划分,确定立体化布局。为模块电路所需的二次电源进行集中分配,对于生成二次电源的总电源进行针对性的电磁滤波,实现惯性系统敏感器、执行机构和模块电路的刚挠电气连接。刚挠背板的设计不仅实现了功能电路的三维布局、电路网络的相互连接,还对信号的质量进行了针对性的优化设计。实践表明,该设计方法提升了电路的集成度,缩小了惯性系统的体积,同时还提高了产品的可靠性。     

基于高速直接数字式频率合成器的塔康信号模拟

对机载塔康设备的自动检测,需要模拟地面信标台向机载设备发射的回答信号.从电路原理、硬件电路设计和软件编制等方面,介绍了一种基于直接数字式频率合成技术的模拟塔康地面信标台波形的电路设计方法,并给出了改善信号波形质量的措施.     

航空发动机电子控制系统的小型化SIP技术

针对电子装备小型化的需求,开展了对航空发动机电子控制系统的系统级封装(SIP)技术研究.以一个航空发动机电子控制系统设计为例,采用芯片堆叠结构,将多个裸芯片管脚用键合线引至电路衬底上的连接点,辅以印制板电路,构成完整的电路系统.通过设计优化和信号完整性仿真分析来控制信号质量,试验验证了在保证电路板信号质量的情况下,采用SIP技术,面积缩小约80%,质量减少约70%.研究显示系统级封装技术是未来航空电子控制系统小型化、高可靠的发展方向之一.      

The Need for a Wholistic Design Approach when using Gallium Arsenide Technology

The emerging Gallium Arsenide digital integrated circuit technology is rapidly becoming well enough established that designers of signal and data processors are planning its incorporation into advanced computational engines of all types. An examination of the characteristics of present and future generation GaAs integrated circuits indicates that they will emphasize moderate on-chip gate counts and high gate speeds. Complete advantage can be taken of GaAs digital technology only if traditional signal processor architectures are completely recast at the memory layout, logic design, arithmetic implementation, and system architecture levels, and if these issues are considered in combination with system, logic board, and chip layout and packaging constraints in a single integrated approach.