卫星高速8PSK调制器中成形滤波器设计及其基于并行查表的FPGA实现

根据高速8PSK卫星调制器的要求,针对数字化基带成形滤波的信号处理特点,提出一种基于部分卷积和并行查表的高速卫星成形滤波器设计方法及基于现场可编程门阵列(FPGA)芯片结构的FPGA算法。用片内的BLOCKRAM精心设计查找表,通过改变查找表内容可适用于各种信道限带性能要求的传输系统。在X ILINX公司V irtex2-1000芯片上完成该方案,MODELSIM的时序仿真结果表明可支持高达400Mb it/s的输入数据,满足卫星通信高速成形的要求。     

用FPGA实现DDS的设计

主要介绍了直接数字频率合成器DDS(Direct Digital Frequency Synthesizer,简称DDS)的原理和特点,研究了用FPGA实现DDS的设计方法,给出了为提高芯片运算速度、加大输出带宽、减小芯片面积等而采用的流水线架构、查找表压缩等优化方法.并给出了仿真结果.     

深空通信Ka频段数传发射机的研究

针对我国今后深空探测任务的发展需求,提出了应用于深空通信的Ka频段数传发射机技术设计方案,给出了整机关键输出特性结果。采用一体化设计和数字化技术,Ka频段数传发射机实现了轻小型化和高效率。基于CCSDS(空间数据系统咨询委员会)的相关建议标准,信道编码采用级联纠错编码技术和低、中、高速率数传码分段对应选择PCM/BPSK/PM(脉冲编码调制/二相相移键控/调相)、NRZ/BPSK(非归零/二相相移键控)和SRRCQPSK(平方根升余弦-四相相移键控)的数据调制模式。Ka频段发射机采用KaSSPA(Ka频段固态功率放大器)实现了在31.84 GHz中心频率输出信号功率大于2.0 W,QPSK(四相相移键控)调制时支持最大码率2 Mbit/s。     

FPGA在TDMA扩频信号传输格式中的应用设计

通过在时分多址(TDMA)系统中引入扩频技术,提出了采用FPGA芯片设计一种多进制编码扩频信号传送的方法;介绍了该设计方法的特点和实现流程。在相应硬件开发平台上的仿真试验结果表明,该设计是行之有效的。     

TPC编码在高码率数传中的应用

介绍了TPC码(Turbo Product Code)研究的意义、TPC码在高码率数传中的应用前景以及高速TPC编码模块及译码模块设计,并给出了常用码长的TPC码的性能指标。TPC码在译码性能上能够非常接近香农门限,并具有较高的编码效率,同时算法复杂度较低,适合并行处理,易于用FPGA等器件实现,在高码率数传应用中具有广阔的应用前景。     

高码速率QPSK解调器的设计

对目前通信中急需的高码速率传输设备进行了研究,首先分析了硬判决环的工作原理和设计方法,并且以此算法为基础在硬件上实现了高达百兆QPSK解调器的设计.整个硬判决环的算法设计是基于Altera公司的QuartusII开发平台,并在CycloneII系列FPGA中实现.用FPGA实现硬判决算法具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点,符合未来通信技术发展的方向.而整套其它外围模块包括解调芯片、AD芯片、DA芯片、RF合成器等都是采用的非常高端的芯片来实现的.     

基于FPGA的多通道ARINC429通信芯片的设计

ARINC429是一种在航空电子系统领域被广泛应用的总线标准。采用PFGA器件设计集成多路ARINC429通道的通信芯片,可以有效地提高数据通信模块的处理能力和集成度,并降低研制成本。本文提出了一种内置控制核和大容量缓存的多路通信芯片的设计原理,它采用基于FPGA的硬件方法;而FPGA设计采用的硬件语言是VHDL,实现平台是ALTERA的FLEX系列逻辑器件。这种设计方法已被验证对通信电路的研制是行之有效的。     

基于ZYNQ的IRIG-B(DC)码设计与实现

通过对现有的IRIG-B(DC)码授时设备的调查研究发现,有的采用CPLD+AVR MCU实现方案,有的采用FPGA+DSP实现方案,芯片间连线较多,且PCB布线复杂。因此提出了采用ZYNQ器件实现IRIG-B(DC)码,数据交互主要在芯片内部实现,避免了芯片间较多连线,PCB设计简单,面积较小,有利于整机小型化设计。试验结果表明,采用新器件设计的IRIG-B(DC)码输出正常。     

基于DSP的测试转台控制系统研究与设计

以锁相环控制为基础研究了转台速率控制系统的设计,利用数字信号处理芯片DSP、高速A/D和D/A芯片(AD7865和AD7836)以及FPGA技术完成了系统硬件电路设计,和关键逻辑电路——指令脉冲发生器、精密移相器、鉴相器的设计,并设计了控制器,给出了软件设计流程和仿真结果。实际运行表明系统稳定可靠,满足了转台的设计性能要求。     

面向电子控制器测试的JTAG控制器IP软核设计

基于可编程门阵列(FPGA)设计JTAG(joint test action group)控制器知识产权(IP)软核,可以实现在线测试.通过分析测试访问端口(TAP)控制器状态机及边界扫描专用控制器芯片原理,针对发动机控制器中常用的数字信号处理器(DSP)芯片,设计了JTAG控制器IP软核以及基于该IP软核的边界扫描测...     

基于FPGA的高速LVDS接口的实现

给出了一种基于FPGA的高速LVDS接口设计,利用FPGA内部的SelectIO资源,设计并构造了LVDS接口发送单元、LVDS接口接收单元和对齐状态机。并基于Xilinx Virtex-5平台成功搭建了一个500 Mb/s高速LVDS串行互联系统,通过仿真和测试,验证了系统的有效性,为后续采用FPGA实现各种高速协议奠定了良好的基础。     

基于FPGA的高速串行传输接口研究与实现

介绍了FPGA最新一代器件Virtex-5上的高速串行收发器RocketIO.基于ML505开发平台构建了一个高速串行数据传输系统,重点说明了该系统采用RocketIO实现1.25Gbps高速串行传输的设计方案.实现并验证了采用FPGA完成千兆串行传输的功能目标,为后续采用FPGA实现各种高速协议奠定了良好的基础.     

Bandwidth maximization for satellite laser communication

Free space optical communication between satellites networked together can make possible high speed communication between different places on Earth. The basic free space optical communication network includes at least two satellites. In order to communicate between them, the transmitter satellite must track the beacon of the receiver satellite and point the information optical beam in its direction. The pointing systems for laser satellite communication suffer during tracking from vibration due to electronic noise, background radiation from interstellar objects such as Sun, Moon, Earth, and Stars in the tracking field of view, and mechanical impact from satellite internal and external sources. Due to vibrations the receiver receives less power. This effect limits the system bandwidth for given bit error rate (BER). In this research we derive an algorithm to maximize the communication system bandwidth using the transmitter telescope gain as a free variable based on the vibration statistics model and the system parameters. Our model makes it possible to adapt the bandwidth and transmitter gain to change of vibration amplitude. We also present an example of a practical satellite network which includes a direct detection receiver with an optical amplifier. A bandwidth improvement of three orders of magnitude is achieved in this example for certain conditions, as compared with an unoptimized system     

一种基于FPGA的全帧率图像处理方法

针对图像算法在FPGA内的硬件化实现问题,提出了一种全帧率处理的思路,并提供了两种具体的可供参考的设计方法——基于像素流缓冲的卷积核处理技术和基于相邻图像帧相关性的图像参数提取技术。通过其可以方便地设计并实现大部分空间域图像处理算法及其任意组合的硬件逻辑电路,并达到与图像输入帧率相同的处理速度。以Canny算子的硬件化实现为例验证了设计理念。实验结果表明,全帧率图像方法具有可操作性强、实时性好、符合结构化模块化设计的特点,特别适合于对实时性要求高的嵌入式视觉系统。     

基于FPGA的FIR滤波器设计与实现

本文根据激光陀螺仪信号的解调原理,提出了一种利用数字信号处理技术并采用FPGA实现的解调方法。分析了FIR滤波器的工作原理,根据激光陀螺仪对滤波器的要求,给出了由FPGA设计实现FIR滤波器的基本原理,并利用IP核实现了FIR滤波器,满足了激光陀螺仪的需求。通过在国产激光陀螺仪上的应用,验证了方案的正确性。通过对激光陀螺仪脉冲计数的高速采样并利用数字滤波器处理,可以有效的消除抖动引起的信号噪声,得到所需要的惯性信息。采用FPGA设计实现,可以提高运算速度,并且可以缩短数据采样的延时。     

COTS星载双模测控应答机基带设计与实现

提出了一种星载双模测控应答机基带设计方案,采用COTS（商用现货）器件实现,能较好解决星载功率受限和空间辐射效应引起的相关问题。测控应答机主处理器由反熔丝FPGA（现场可编程门阵列）实现,可在低功耗条件下保证最基本测控需求,解调上行DPSK（差分相移键控）信号,调制下行扩频信号;协处理器受主处理器控制,由SRAM（静态存储器）FPGA来实现,对上行扩频信号进行解扩解调。测控应答机可根据星载电源功率情况和不同测控任务切换模式,具有成本低、可靠性高、使用灵活等优势。     

利用旋转双天线载波相位双差的欺骗干扰检测技术

有效的欺骗干扰检测是防止卫星导航接收机被欺骗干扰攻击的前提。提出了一种基于旋转双天线载波相位双差的卫星导航接收机欺骗干扰检测技术，在对接收机双天线匀速旋转时输出载波相位测量值进行载波相位双差处理后，利用广义似然比检验实现了对单一发射天线输出欺骗干扰信号的检测。进一步分析了旋转半径和数据长度对检测性能的影响，并与旋转单天线和天线阵载波相位双差欺骗干扰检测方法的性能进行了对比。最后，通过蒙特卡罗方法进行了仿真验证，结果表明了该检测方法和检测性能分析的正确性。     

小卫星/小运载可重构多核计算机设计

通过共用小卫星与小运载的电子系统,能够降低卫星发射成本、实现卫星与运载的快速集成及测试、减少卫星的发射与入轨时间,从而达到快速响应自然灾害等突发事件的目的。传统航天器电子系统难以兼顾运载段任务的高实时性和在轨段任务的高可靠性要求,因此本文将多核处理器技术、可重构技术和航天器电子系统设计相结合,提出了基于可重构技术的小卫星/小运载多核计算机设计方案。该设计方案分为运载和在轨两种工作模式,通过现场可编程门阵列(FPGA)的快速重构来实现计算机两种工作模式的快速切换。其中运载模式将FPGA配置成并行构架的三核处理器,通过3个处理器并行计算来提升计算机的处理能力;在轨模式将FPGA配置成冗余构架的三核处理器,通过3个处理器互为冗余备份来提升计算机的长期可靠性。经过基于Markov过程理论的系统可靠性分析,表明系统在轨段的长期可靠性得到显著提升。同时经过地面半物理仿真系统仿真测试,运载段的控制周期可以达到10ms,满足运载段任务的实时性要求。