SpaceWire光纤总线时钟同步方法研究

将SpaceWire ECSS-E-50-12C标准中基于Time-Code时间分发的同步方式应用于SpaceWire光纤总线系统中时,存在计时精度不高且计时长度短、延时误差不可控、频率偏差无法补偿的问题,不能满足纳秒级的时钟同步需求。针对以上问题,提出了使用从节点的本地时钟计数、时间戳计算平均延时、以及根据时钟频率偏差调整动态时钟计数的方法,消除时钟同步过程中时钟延时、抖动和频率漂移的影响,提高时钟同步精度。通过仿真验证,在光纤总线系统主节点和从节点的时钟频率不同,传输延时为80ns,延时抖动为8ns,且同步间隙为100μs的情况下,优化后的时钟同步精度达到了从100μs到24ns的提升。     

基于双向测距的伪卫星网络高精度时钟同步方法研究

针对室内高精度定位中伪卫星网络的时钟同步问题,提出利用SCPA系统双向测距技术,基于卡尔曼滤波估计算法,实现伪卫星间时钟高精度同步的方法,并仿真验证了该方法的正确性,同步精度平均可达0.003ns。     

相干光接收机时钟恢复算法的FPGA实现

低轨小卫星在进行相干激光通信时，需要实时解决发射端与相干光接收机之间存在的时钟偏差问题。分析了时钟偏差对相干光接收机性能的影响，设计了一种基于Gardner算法的并行化时钟恢复反馈环路来对时钟的偏差进行纠正，对各组成部分的原理进行了说明，并在现场可编程逻辑门阵列FPGA上实现了该算法，将 5 GSa/s 的采样信号在 FPGA 中以 156.25 MHz 主频，分为并行 32 路完成时钟同步处理，且实时时钟同步算法仅占用 FPGA 的 590 个自适应逻辑块和 4 个乘法器单元。同时，采用自研的集成化相干光通信模块，演示了 10 Gb/s 偏振复用正交相移键控 PM-QPSK 相干光通 信系统实验。实验结果证明该方案能稳定地补偿本地采样时钟的频率和相位偏移带来的采样定时误差。以 7%开销硬判 决前向纠错码 HD-FEC（Hard Decision Forward Error Correction）为门限，系统的灵敏度优于–51 dBm。     

高动态跳频信号时钟同步设计与实现

由于跳频信号各跳之间的符号速率和符号数量不一致,特别是低速跳只含少量符号,导致时钟误差提取困难。针对高动态下的跳频信号时钟同步难题,提出基于频偏估计的钟偏反馈调整方法。该方法通过同步序列进行频率估计和钟偏估计,并结合反馈方法调整钟偏和时钟跟踪,实现了高精度时钟同步。仿真结果表明：该方法适应飞行速度7.9 km/s、加速度0.2 km/s²的超高动态,定时同步性能优越,定时精度满足高速跳频信号解调要求,且解调损失小于0.1 dB。     

地面跳频基站同步星上跳时钟和码时钟的一种方法

本文主要介绍，卫星转发器向地面用户发射同步信标，地面接收机恢复出同步信标，再根据星地链路的时延，调整本地时钟的相位来完成跳频系统同步的方法。     

在箭载电气系统应用中对IEEE1588同步协议的研究与改进

箭载电气系统网络需要进行严格时钟同步。在分析箭载环境对时钟同步协议影响的基础上,从主从延迟、报文交换流程、时钟校正算法等方面对IEEE 1588V2.0时钟同步协议进行了研究与改进,使用了透明时钟并提出了滑动时窗的老化滤波算法来对从时钟相位偏移和频率偏移进行校正。在Simulink中使用Simevents工具箱搭建了箭载网络模型,对简化网络拓扑、单机内部模块进行了建模,完成了对改进IEEE 1588同步协议的仿真验证与定量分析,为指导工程实践提供了有力支持。     

DVB-S接收机中时钟与载波同步的FPGA实现

介绍数字滤波平方定时算法和硬判决型科斯塔斯环的基本原理,并基于这两种算法,用可编程器件FPGA实现DVB-S接收机中的采样时钟同步和载波同步。整个设计基于XILINX公司的ISE平台,用VHDL编程语言通过逻辑综合和仿真在xc3s2000 FPGA芯片上实现。     

导航星座自主导航的时间同步技术

导航星座自主导航能够有效地减少地面测控站的布设数量,减少地面站至卫星的信息注入次数,降低系统维持费用,实时监测导航信息的完好性,增强系统的生存能力。卫星时间同步是实现导航星座自主导航的关键技术之一,而星载原子时钟的频率稳定性能直接影响着卫星时间同步精度。本文基于星载原子时钟频率稳定性的Allan方差表达,建立系统状态方程,并以星间双向测量伪距差作为基本观测量,组成系统测量方程。从而,可以设计适用于导航星座卫星时间同步的Kalman滤波算法。系统仿真结果表明:通过滤波处理星间双向测距数据,不断地更新卫星时钟参数,能够实现星座卫星自主高精度时间同步。     

时钟树综合中的有效时钟偏移

随着芯片设计向更高的频率发展,传统的时钟树综合策略是尽量减小时钟偏移,但是这样的时钟树综合策略已经逐渐不能满足时序收敛的需要,因此引入了有效时钟偏移的概念。文章通过一个在TSMC0．13μm工艺并流片成功的芯片BES7000作为设计实例,分析了有效时钟偏移引入之后对改进时序建立时间的效果。     

星载FPGA内时序电路设计与时钟控制技术分析

在分析星载FPGA内时序电路特性以及FPGA可编程资源特性的基础上,指出了FPGA内同步时序电路出现时钟偏斜现象的机理。针对时钟偏斜,提出了星载FPGA内时序电路的设计准则。基于设计准则,提出了并行移位寄存器的一种异步化设计方法,阐述了在FPGA源代码中设置设计约束,或在逻辑综合与布局布线过程中联合设置设计约束,将主要同步时序电路时钟信号布置在全局时钟网络上的方法。工程实践表明：上述方法很好地解决了星载FPGA内同步时序电路时钟偏斜问题,可确保星载FPGA工作的稳定性与可靠性。     

基于Stateflow的TTE通信网络仿真和性能验证

时间触发以太网TTE(Time-Triggered Ethernet)是一种可应用于安全关键领域的高可靠性实时网络。研究分析TTE的通信机制和时钟同步过程涉及到的时序保持算法、压缩算法和时钟修正算法。在Matlab环境下,根据有限状态机理论对TTE协议进行形式化建模仿真,构建时间触发的网络通信仿真平台,得到在典型参数下TTE的时钟同步精度,并进一步完成TTE时间触发通信性能的仿真验证,为更深入的研究和应用提供了有力的支持。     

基于循环前缀的OFDM符号同步改进算法研究

OFDM系统的接收端对同步性能的要求很高,同步不好对整个系统性能的影响非常大。符号定时同步是同步过程中首先进行的,文中提出一种基于循环前缀的符号同步改进算法,相比于最大似然估计算法,改进算法运算量小、实现简单。两种算法的仿真结果表明,改进算法对循环前缀长度的要求要低得多,并且估计性能得到了一定的提高。     

“伽利略”卫星时钟问题原因查明

<正>欧盟委员会7月3日称,欧空局调查人员已查明导致"伽利略"卫星导航系统部分星上原子钟失效的原因。"伽利略"系统迄今已有18颗卫星在轨,但部分卫星星钟出现了故障。每颗"伽利略"卫星上设有4台超高精度的原子钟,其中两台为铷钟,另两台为氢脉泽钟。每颗卫星只需有一台时钟工作即可,另3台作为备份。目前该系统已有3台铷钟和6台氢脉泽钟不能工作,有一颗卫星已有两台时钟失效。欧委会女发言人卡德特说,     

基于IM/DD体制的星间激光通信测距技术

随着当前低轨卫星组网星座计划的日益增加，对卫星间高精度校时、测距需求也越来越迫切。提出基于直调直检IM/DD（Intensity Modulation with Direct Detection）的测距技术的实现方法，使其能同时兼顾测距精度及系统成本。基于IM/DD的测距是利用高精度的秒脉冲到达时间来测量距离。使用IM/DD光通信的数据传输方式，在正常的数据帧传输中插入少量的测距信息，无需中断正常的通信模式，也无需网络时钟频率同步，数据帧的发送周期也无需与秒脉冲保持同步关系，即可使用双向单程测距方法进行测距。使用秒脉冲对本地时钟进行频率测量，对测距过程参数进行修正，只需要采用普通晶体振荡器作为本地时钟源，不需要使用高精度测距通常所需的全网络同步时钟信号或者高稳定度时钟源，便可以达到IM/DD通信码元时间量级的测距准确度和精确度，同时降低了时频同步系统的复杂度、对元器件的要求以及整个通信测距系统的成本，解决了现有技术中测距精度及系统成本不易同时兼顾的问题。     

伪随机时钟激励模块设计研究及应用

随着现场可编程逻辑器件（Field Programmable Gate Array，FPGA）验证水平的逐渐提高，对于测试平台（Testbench）中产生的时钟激励也提出越来越高的要求。目前，在Testbench中使用的时钟激励模块都是具有固定周期和固定占空比的激励信号，然而在现实条件下，时钟沿都具有一定的抖动，从而影响到时钟的占空比及瞬时频率。为了模拟时钟的这种实际特性，文章提出了一种基于伪随机算法实现的沿跳变的时钟激励模块，并将该模块用于高速计数器设计的实现验证，取得较好的验证效果。     

双机状态半实物仿真系统时间延迟及其补偿研究

介绍了双机状态半实物仿真系统的组成及功用 ,分析了仿真系统中的各种时钟源 ,并提出了基于同步启动策略的时钟推进数据传输方式。分析了该种传输方式下时间延迟的产生机理 ,并建立数学模型。然后根据时间延迟的机理 ,提出了补偿措施 ,并建立了补偿模型。将该补偿模型应用到某型号半实物仿真试验中 ,经过试验验证该补偿措施正确 ,大大提高了仿真精度 ,而且可推广到多机系统的时间延迟补偿 ,达到在局域网分布仿真系统中补偿时间延迟 ,提高仿真精度的目的     

一种简而精确测试计算机时钟精度的方法

利用８２５３芯片的计时／计数功能，精确面临 间易地测试计算机时钟精度，误差在十万分之一以内。     

一种简易而精确测试计算机时钟精度的方法

利用８２５３芯片的计时／计数功能，精确而简易地测试计算机时钟精度，误差在十万分之一以内     

8031单片机时钟系统的统一设计

给出了一种单片机应用系统的绝对时钟和相对时钟的统一设计方法．这种方法使用一个定时器做为基准定时源，能节省系统的硬件开销．还讨论了通过合理选用定时器的初值，用ＯＲＬ指令赋初值可以有效地消除由于定时中断响应时间延时不确定引起的误差积累。该方法有工程实用价值．     

一种大负载双缸举升智能同步控制系统

提出了一种双缸举升智能同步控制系统,通过信息采集和算法补偿,提升了系统在举升过程中的同步精度,保证了举升过程的稳定。试验验证了该系统的有效性。