短帧长Turbo编译码的FPGA实现研究

对深空通信中短帧长信息的Turbo编译码FPGA实现进行了研究。设计了Turbo编译码方法,编码由两个分量编码器并行级联组成,选择递归系统卷积码,编码采用特殊行列交织器;译码由两个独立的软输入软输出译码器串行联级联组成,采用近似Log-Map算法。给出了Turbo编译码的现场可编程逻辑阵列(FPGA)实现,给出了Turbo编译码单元的接口和顶层接口时序,以及Map译码单元流程。仿真结果表明:对帧长小于500b、码率为1/2的Turbo编译码器的FPGA实现了编码数据实时输出,译码延时0.45ms,满足输入数据速率要求。实测结果验证了仿真结果与理论性能相符。     

基于高速存储平台的高性能RS编译码器设计

目前,星载高速存储设备中采用商用RS编译码IP核来实现数据纠错功能,能够实现的编译码最高速率为800 Mbps,只能依靠多个IP核同时工作达到吉比特高速数据存取速率的要求。星载存储数据发生错误的主要原因是存储区单粒子翻转和存储介质本身特性产生的单比特数据错误。针对星载存储数据的误码特性,本文提出一种RS编译码改进算法,通过对编码算法中的剩余多项式及译码算法中的伴随多项式进行降次处理,减小编译码过程中运算的迭代次数及计算量,以及对编译码算法中的基本运算单元有限域乘法器采用子项复用技术,实现对传统RS编译码算法的改进。结果表明改进后的编译码器能达到最高数据速率为10.5 Gbps,编码器资源较单个商用IP核减少15%,译码器资源减少40%,能够满足后续高速存储平台的应用要求。     

一种结构化LDPC码的部分并行译码器设计

CCSDS标准给出的低密度奇偶校验码(Low Density Parity Check,LDPC)其子矩阵具有不同的列重,这给部分并行译码器的设计带来困难。本文针对如何高效实现CCSDS中LDPC码部分并行译码的问题,根据该类码的准循环特性,将码的校验矩阵分解成3个矩阵的和,提出了一种能够部分并行译码的译码器结构。利用本文提出的方法设计译码器时可以在译码时延和译码复杂度之间进行折中。     

LDPC编码系统的码辅助载波相位同步算法

深空通信具有传输距离远、信号衰减严重的特点,针对低信噪比条件下深空通信系统中LDPC编码系统载波同步实现困难的问题,提出一种新的具有较低复杂度的码辅助载波同步算法。分析了载波同步误差对译码性能的影响,基于最大似然准则推导了载波相位的迭代同步算法,算法利用LDPC译码器输出的软判决信息来辅助载波相位的估计,将译码器与载波同步器进行联合迭代,从而得到接近最大似然估计性能的载波相位估计,同时对载波相位进行迭代补偿。仿真结果表明,在低信噪比条件下,算法能够有效纠正载波偏差,并能够以较低的系统复杂度获得近似理想同步的LDPC码译码性能。     

一种高速Reed—Solomon译码器的实现结构与Simulink建模仿真

将修正的Euclid算法作为RS译码的核心算法，讨论了一种RS译码算法的原理与实现结构；以最终采用FPGA实现该RS译码算法为目的，使用Simulink工具建立了RS编译码器的精细模型。     

基于FPGA的串行RS+Viterbi级联译码器的设计与实现

提出了一种基于现场可编程逻辑阵列(FPGA)的RS码(255,223)级联卷积码(4,3,3)译码器及其实现,给出了系统结构。其中级联译码器均采用串行结构,减少了资源占用。卷积译码使用Viterbi算法,给出了其初始化网络、分支度量计算、加比选、累计度量储存、幸存路径储存和回溯等主要部分;RS译码采用欧几里德算法,给出了伴随式计算、错误位置和错误值多项式计算(钱搜索计算错误位置、福尼算法计算错误值)、模二和计算解码输出等关键部分。     

一种纠3错BCH译码器的FPGA设计

文章基于一种较新颖的纠3错BCH码逐步译码算法和结构原型,提出了BCH译码器的完整实用化结构,采用FPGA设计并实现了纠3错BCH(31,16)译码器。该译码方案的特点是主体结构通用、资源占用少、运行速度高,非常适合于需要对传输帧的帧头实施特殊保护的数据传输应用场合。     

一种新的Turbo译码算法及其仿真实现

通过对Turbo码的原有译码算法的研究和仿真,发现原译码算法延时较大、译码速率较低,为了改善译码性能,提高译码速率、减小译码延时,文章提出了一种新的译码算法,并进行了性能仿真和工程实现,证明这种译码算法具有良好的性能和实用价值,与原有译码算法比较,在性能上也有优越性。     

低密度奇偶校验码快速收敛译码算法研究

介绍低密度奇偶校验码(LDPC码)的构造方法和置信传播译码算法,引入基于校验节点的一种快速收敛译码算法——串行译码算法。从树的深度方面分析串行译码算法的消息收敛特性,证明该算法与置信传播译码算法相比具有较好的收敛特性,且降低了译码复杂度。在加性高斯白噪声(AWGN)环境下,采用BPSK调制方式分别对串行译码算法和置信传播算法进行了计算机仿真。结果表明,串行译码算法的译码性能具有明显的改善。该算法使硬件实现变得更容易,资源占有量会降低,这就为LDPC码的工程实现提供了一种可行的方案。     

基于新Euclid实现结构的高速RS译码方案及FPGA实现

Reed-Solomon码具有很强的突发与随机错误纠正能力,已经被广泛应用于卫星通信、军用通信、计算机系统等领域.本文以修正的Euclid(ME)算法为核心算法,设计了一种具有流水线结构的高速时域RS译码方案.对于ME算法提出了一种新的实现结构,取消了一般ME电路实现结构中用来终止迭代的控制电路.用新ME实现电路构成的RS译码器结构简单、规则,易于FPGA实现.以具有8个符号纠错能力的RS(255,239)译码器为例,完成了RS译码器的FPGA设计.工作时钟频率为45MHz时,译码器的吞吐率达到360Mbit/s,译码延迟仅为402个时钟周期.     

一种节省存储资源的Turbo码译码算法

针对Turbo码译码过程需要占用大量存储资源的问题，在Max—Log-MAP算法的基础上介绍了一种节省存储资源的译码方法^[1]。通过逆运算在反向递推计算后向路径度量的过程中同时计算部分前向路径度量，节省了近50％前向路径度量的存储资源；通过使用一种性能良好的线性运算代替查表法求得Jacobian（雅可比）对数函数，避免了查找表资源的使用。在避免路径度量溢出进行的归一化操作中，采用了一种有效的方案，进一步节省了计算资源。实验表明，文章方法在有效节省存储资源的同时保证了良好的译码性能。     

Turbo码中SOVA算法和Log—MAP算法的比较

Turbo码解码器中通常使用的是最大后验概率译码算法(MAP算法)和软输出Viterbi算法(SOVA算法)[1]。文章介绍了一种Log-MAP解码器,它是以次最优的MAP算法为基础的。通过理论分析和计算机仿真,可以得到Log-MAP算法的性能要优于SOVA算法。     

一种性能优越的纠错码——Turbo码

Turbo码是一种性能优异的纠错编码方式 ,已引起广大学者的高度重视。文中介绍了 Turbo码的编码方式和迭代译码原理 ,详细推导了 MAP算法。给出了目前用于 CCSDS标准中的 Turbo码结构。对 Turbo码和卷积码的异同点做了比较。最后给出了一些目前关于 Turbo码研究的热点问题。     

LDPC码在深空通信中的应用技术研究

在DVB-S2标准提出的LDPC码校验矩阵的构造方法以及编码算法的基础上,对LDPC码编码复杂度以及译码性能进行了分析和仿真验证;在AGWN信道下,采用BPSK调制方式对DVB-S2标准码长为16200、码率为0.5的LDPC码进行了计算机仿真。仿真结果表明,LD-PC码纠正突发错误和随机错误的能力均很强,具有很高的纠错比特数,适合应用在深空通信的恶劣环境中;并初步论述了深空通信的信道特点,通过和Turbo码比较,分析了LDPC码作为深空通信系统信道编译码方案的可行性。     

一种改进的基于LDPC码的信源信道联合译码方法

提出一种改进的将LDPC迭代译码和隐马尔可夫估计相融合的迭代译码算法。一方面通过隐马尔可夫信源估计获取信源残留冗余,作为外信息提供给LDPC迭代译码;另一方面,通过LDPC迭代译码获得更精确的信源估计模型参数,加快迭代收敛速度,获得更好的迭代译码性能。其优点是无需知道任何关于信源的先验信息,计算复杂度低,并行操作性强,尤其适用于宽带多媒体传输。     

OFDM系统中TURBO码译码算法研究

研究多径衰落信道下TURBO编码OFDM系统的特性,推导出一种TURBO码在OFDM系统具体应用方式,得到OFDM系统中TURBO的译码算法。并从推导结果确定,平均信噪比和信噪比弥散度是影响系统性能的两个重要参数。仿真结果表明,与IEEE 802.11 A定义的物理层性能相比,采用提出的TURBO译码算法,可以提高整个系统性能,信噪比改善2.9DB;在大平均信噪比和小信噪比弥散度条件下,系统性能较好,误帧率较低。