基于新Euclid实现结构的高速RS译码方案及FPGA实现

Reed-Solomon码具有很强的突发与随机错误纠正能力,已经被广泛应用于卫星通信、军用通信、计算机系统等领域.本文以修正的Euclid(ME)算法为核心算法,设计了一种具有流水线结构的高速时域RS译码方案.对于ME算法提出了一种新的实现结构,取消了一般ME电路实现结构中用来终止迭代的控制电路.用新ME实现电路构成的RS译码器结构简单、规则,易于FPGA实现.以具有8个符号纠错能力的RS(255,239)译码器为例,完成了RS译码器的FPGA设计.工作时钟频率为45MHz时,译码器的吞吐率达到360Mbit/s,译码延迟仅为402个时钟周期.     

一种RS码变换域译码算法及关键方程的讨论

提出了RS系统码的一种变换域译码的算法,该算法不用求错误位置多项式的根和错误值,运算结构规则:用Grbner基理论分析证明了关键方程的解是在相似文献   

一种结构化LDPC码的部分并行译码器设计

CCSDS标准给出的低密度奇偶校验码(Low Density Parity Check,LDPC)其子矩阵具有不同的列重,这给部分并行译码器的设计带来困难。本文针对如何高效实现CCSDS中LDPC码部分并行译码的问题,根据该类码的准循环特性,将码的校验矩阵分解成3个矩阵的和,提出了一种能够部分并行译码的译码器结构。利用本文提出的方法设计译码器时可以在译码时延和译码复杂度之间进行折中。     

扩展循环码译码

文章讨论扩展循环码的译码方法。这种译码方法是在原码译码器基础上增加扩展伴随比特计算及复位电路和修正伴随式次数计数电路等组成,电路结构简单、实用。扩展码译码器的检错能力比原码译码器的检错能力增加1位,而纠错能力相同。另外,本文还讨论了利用扩展码纠组合信道错误的译码方法。     

一种高速Reed—Solomon译码器的实现结构与Simulink建模仿真

将修正的Euclid算法作为RS译码的核心算法，讨论了一种RS译码算法的原理与实现结构；以最终采用FPGA实现该RS译码算法为目的，使用Simulink工具建立了RS编译码器的精细模型。     

一种RS码变换或译码算法及关键方程的讨论

提出了ＲＳ系统码的一种变换域译码的算法，该算法不用球错误位置多项式的根和错误值，运算结构规则：用Ｇｒｏｅｂｎｅｒ基理论分析证明了关键方程的解是在〈ｒ＝ｌ－ｍ意义下解集合Ｍ中的最小元素。     

一种RS码变换域译码算法及其并行流水结构

本文提出了ＲＳ系统码的一种变换域译码算法，设计和分析了该算法的并行流水结构。该算法不用求错误位置多项式的根和错误值，运算结构规则，适合于ＶＬＳＩ实现。     

短帧长Turbo编译码的FPGA实现研究

对深空通信中短帧长信息的Turbo编译码FPGA实现进行了研究。设计了Turbo编译码方法,编码由两个分量编码器并行级联组成,选择递归系统卷积码,编码采用特殊行列交织器;译码由两个独立的软输入软输出译码器串行联级联组成,采用近似Log-Map算法。给出了Turbo编译码的现场可编程逻辑阵列(FPGA)实现,给出了Turbo编译码单元的接口和顶层接口时序,以及Map译码单元流程。仿真结果表明:对帧长小于500b、码率为1/2的Turbo编译码器的FPGA实现了编码数据实时输出,译码延时0.45ms,满足输入数据速率要求。实测结果验证了仿真结果与理论性能相符。     

星载低复杂度Turbo译码器的实现技术研究

针对航天测控通信系统中微弱信号处理的实际应用需求,研究了Turbo译码算法在星载平台上的低复杂度实现技术。基于折线近似的Log_MAP算法,提出了一种新的基于FPGA的译码器实现方案,一方面简化了迭代译码过程中分支度量的计算存储方法,有效减少了存储容量及算法复杂度;另一方面采用半并行化及流水的数据处理方式,提高了译码处理速度。利用CCSDS标准建议的交织器和生成矩阵进行了仿真和实测,结果表明相较于其它结构,采用本文设计方案实现的Turbo译码器在Slice资源没有增加的条件下存储复杂度降低了29.6%,且在输出误码率<10 -6 时编码增益达到了9.9dB,保持了良好的译码性能。本文译码器已成功应用于某航天型号工程。     

一种节省存储资源的Turbo码译码算法

针对Turbo码译码过程需要占用大量存储资源的问题，在Max—Log-MAP算法的基础上介绍了一种节省存储资源的译码方法^[1]。通过逆运算在反向递推计算后向路径度量的过程中同时计算部分前向路径度量，节省了近50％前向路径度量的存储资源；通过使用一种性能良好的线性运算代替查表法求得Jacobian（雅可比）对数函数，避免了查找表资源的使用。在避免路径度量溢出进行的归一化操作中，采用了一种有效的方案，进一步节省了计算资源。实验表明，文章方法在有效节省存储资源的同时保证了良好的译码性能。     

用于空间通信的级连码

1966年提出的级连码是一类纠错能力强的渐近好码,它将在空间通信中得到广泛应用。本文研究RS/Viterbi级连码,从理论上证明了它的性能满足Zyablov限;探讨了RS/Viterbi级连码的编译码方法,对RS码的连分式译码方法作了改进,使之更适于实用。     

一种高速卷积编解码器的FPGA实现

在现场可编程逻辑器件(FPGA)的基础上，采用模块化设计，将超高速集成电路硬件描述语言(VHDL)和原理图混合输入，设计了一种可实现数据高速传输的卷积编码器和维特比译码器。在编码器和译码器中采用(7，3／4)增信删余方式以提高编译码效率。设计的维特比译码器速率可达100Mb／s。     

一种维特比译码改进算法的研究

介绍传统维特比译码算法的基本原理;根据卷积编码的原理,结合(2,1,7)卷积码的子网表,提出一种维特比译码的改进算法,仿真结果表明,改进算法是可行的;最后通过数据分析,得出该算法与传统的译码算法相比具有存储量小、译码延迟短的优点。该算法同样适用于其它的卷积编码。     

Turbo码中SOVA算法和Log—MAP算法的比较

Turbo码解码器中通常使用的是最大后验概率译码算法(MAP算法)和软输出Viterbi算法(SOVA算法)[1]。文章介绍了一种Log-MAP解码器,它是以次最优的MAP算法为基础的。通过理论分析和计算机仿真,可以得到Log-MAP算法的性能要优于SOVA算法。     

一种性能优越的纠错码——Turbo码

Turbo码是一种性能优异的纠错编码方式 ,已引起广大学者的高度重视。文中介绍了 Turbo码的编码方式和迭代译码原理 ,详细推导了 MAP算法。给出了目前用于 CCSDS标准中的 Turbo码结构。对 Turbo码和卷积码的异同点做了比较。最后给出了一些目前关于 Turbo码研究的热点问题。     

低密度奇偶校验码快速收敛译码算法研究

介绍低密度奇偶校验码(LDPC码)的构造方法和置信传播译码算法,引入基于校验节点的一种快速收敛译码算法——串行译码算法。从树的深度方面分析串行译码算法的消息收敛特性,证明该算法与置信传播译码算法相比具有较好的收敛特性,且降低了译码复杂度。在加性高斯白噪声(AWGN)环境下,采用BPSK调制方式分别对串行译码算法和置信传播算法进行了计算机仿真。结果表明,串行译码算法的译码性能具有明显的改善。该算法使硬件实现变得更容易,资源占有量会降低,这就为LDPC码的工程实现提供了一种可行的方案。     

遥感卫星自截断SPIHT压缩译码技术

链表式SPIHT算法是目前公认最好的压缩方案,但是由于其传输中具有极差的抗误码特性,在遥感图像数据压缩中的应用具有一定局限性。本文提出的自截断式SPIHT压缩算法使得译码器在出现“致使性”误码的情况下能够自动中止该帧数据流译码,使得误码不至于扩散到整幅图像之中。为SPIHT算法在遥感图像数据压缩中的应用提供了理论依据。     

一种纠3错BCH译码器的FPGA设计

文章基于一种较新颖的纠3错BCH码逐步译码算法和结构原型,提出了BCH译码器的完整实用化结构,采用FPGA设计并实现了纠3错BCH(31,16)译码器。该译码方案的特点是主体结构通用、资源占用少、运行速度高,非常适合于需要对传输帧的帧头实施特殊保护的数据传输应用场合。     

深空通信中Ka频段自适应纠删编码研究

未来深空通信将采用Ka频段进行深空探测任务,但余量有限的Ka频段链路受地面站区域天气的影响较大,容易产生中断。将Ka频段链路的噪声温度建模为两状态马尔科夫链的Gilbert Elliot信道,结合异步CFDP传输模式,设计了低误差的天气状态预测模型,同时针对给定噪声阈值下天气状态转换对下行链路丢包率的影响,提出一种基于天气状态转换的RS码与弱鲁棒孤波分布LT码级联的分组纠删编码技术,通过预测模型实现自适应码率调整以保持Ka频段的数据链路连续性以及有效吞吐量。仿真表明算法可实现对数据分组的纠删保护,提高接收端的译码性能,增大系统吞吐量,提高文件传输效率。