首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   7篇
  免费   0篇
航天技术   5篇
航天   2篇
  2022年   1篇
  2019年   1篇
  2011年   1篇
  2010年   2篇
  2008年   1篇
  1990年   1篇
排序方式: 共有7条查询结果,搜索用时 221 毫秒
1
1.
对MOS器件总剂量辐照机理的研究,多从γ射线在SiO2中产生电子 空穴对,以及γ射线作用在SiO2 Si界面上产生新生界面态方面出发,分析γ射线对MOS器件的阈值影响,但很少分析γ射线对高压MOS器件漏源击穿电压的影响。文章针对低剂量γ射线对高压PMOS器件中漏源击穿电压的作用进行综合分析;重点研究了低剂量辐照情况下高压PMOS器件的漏源击穿电压特性相对于常规剂量辐照后的变化。研究表明:低剂量的γ射线会引起高压PMOS器件漏源发生严重漏电;高压PMOS器件版图设计不当时,长期的低剂量γ射线会引起高压CMOS集成电路发生功能失效的风险。  相似文献   
2.
巴拉德先生因成功探险家的好运和科学带头人的专门知识而受益终身。国家地理驻会探险家罗伯特·巴拉德,是一名有着125次探险经历的老手,许多经历是搜寻失事的沉船和史前古器物,其中最为著名的是1985年他发现了泰坦尼克号沉船。巴拉德是美国康涅狄格州密斯狄克探险协会主席,罗德岛州大学考古海洋学研究所所长。  相似文献   
3.
4.
在传统的基于设计电路的ESD (Electro-Static Discharge)损伤仿真中,通常不考虑版图物理结构的影响,其仿真结果往往与实际损伤情况出现较大偏差,因此提出了一种考虑版图设计中寄生参数的集成电路ESD损伤的仿真方法.首先给出了仿真应用的具体分析流程.然后按照经验公式提取法明确了各种寄生参数的计算模型.最后,以集成运算放大器LM741为例,对其进行了ESD损伤模拟,再通过击打实验、失效定位与电性能测试,结果表明:仿真与实验结果具有较好的一致性,验证了该方法的有效性.   相似文献   
5.
我打算带你们去地球72%的地方,做16分钟的旅行,好,请系好安全带。很好,下面我们要做的,就是我们将沉浸在我的世界里。  相似文献   
6.
对于多数人来说,中国版图的西北部仍是一片令人魂牵梦萦的神秘的疆域。《人民日报》教科文部主任记者赵亚辉先生则以“重走中国西北角”活动,深入中国西北腹地,探寻历史和文化的诸多神秘。个中既有“千里单骑走楼兰”,亦有“南北纵穿‘大耳朵’”,纵是千般辛苦,却也饶有兴味。待资料整理完毕,我们将刊出其中最为神秘莫测和激动人心的章节以飨读者。  相似文献   
7.
集成电路芯片制造过程中,攻击者可以利用电路版图中的空白区域植入硬件木马。为此,提出了一种基于A2-RO电路版图填充的硬件木马抗植入方法, 以减小电路版图中的空白区域为防护目标,设计了能够动态监测稀有节点翻转情况的功耗表征结构A2-RO,并提出了迭代填充算法及路径构建算法,通过在电路版图的空白区域中智能化地构建A2-RO电路,提高了电路的安全防护水平。基于SMIC 180 nm工艺,以ISCAS’85和ISCAS’89中的基准电路作为研究对象进行仿真验证。仿真结果表明:版图填充后,芯片的面积利用率提高至95%以上,剩余空白区域无法填充最小尺寸的标准单元。A2-RO电路移除攻击后的侧信道电流变化值为1.921 mA,有效实现了对版图空白区域的防护。版图填充的额外布线资源开销可控制在7%以内,对关键路径延时的影响在1.2%以内。   相似文献   
1
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号