排序方式： 共有1条查询结果，搜索用时 0 毫秒
1
1.
实现了面向宇航应用的高可靠SoC异常处理系统软硬件设计.为提高可靠性，将处理器及异常处理系统寄存器进行冗余设计，对SoC片上SRAM及各外设存储模块引入EDAC检错/纠错(纠一检二)机制.采用中断控制器统一管理众多的外设中断请求，对数据/指令的EDAC校验一位错和二位错异常，引入不同的硬件处理机制.一位错可通过EDAC逻辑纠正，不影响处理器正常运行，通过中断控制器以异步异常方式处理；二位错不能被EDAC逻辑纠正，影响处理器指令执行，通过总线反馈信号以精确同步异常方式处理，保证了异常响应的效率和系统可靠性.仿真验证结果表明，该异常处理系统可正确处理SoC众多外设和处理器内部异常.本文中的设计方法对高可靠处理器异常处理系统设计具有一定的参考价值. 相似文献
1