面向空间应用的高精度磁阻磁强计设计及性能测试

文章基于磁阻磁强计的工作原理,提出了高精度磁阻磁强计三分量探头和电子电路设计方案:改进磁强计三分量探头结构,以消除三分量磁畴间的相互干扰所引起的测量误差;采用交流耦合和闭环控制工作模式,以消除磁畴排列紊乱带来的影响,稳定磁强计的工作状态。关键性能指标的测试结果表明,磁阻磁强计在1 Hz点处的频谱噪声达到38 pT/(Hz)~(1/2),其噪声性能显著提高。另外,该磁阻磁强计采用微型化结构设计,便于安装,满足微小卫星的空间磁场探测的需求。     

一种兼容GPS和BD系统的跟踪环路相干积分方法

在城市、峡谷等复杂环境下,卫星导航信号衰减严重,接收机导航定位性能变差,甚至不能工作,给国民生产生活带来诸多不便.提高接收机弱信号的跟踪能力,研究高性能的卫星导航接收机具有重要的意义和价值.在研究分析GPS、北斗D1导航电文的调制方式和相干积分方法的基础上,构建了一种改进直方图的位同步方法,该方法借鉴直方图的思想,通过设定比特跳变的统计门限上限和多组门限下限找到比特跳变边沿.在此基础上设计实现了一种长时间相干积分方法,该方法兼容GPS电文和北斗D1导航电文,可以有效地消除导航电文跳变或者NH码跳变带来的比特翻转.最后,在FPGA平台验证了该方法可以有效提高信号信噪比,以及接收机在弱信号环境下的跟踪能力.     

基于FPGA的DDR2缓存控制器在 无线链路图像跟踪系统中的应用

图像跟踪系统是机载光电吊舱的重要组成部分,其对目标捕捉的成功率直接决定了机载光电吊舱的性能.而作用于机载光电吊舱与地面站之间的无线链路系统,有着不可消除的的延时特性,这极大地降低了目标捕捉成功率.本文设计了一种基于FPGA的DDR2缓存控制器,通过缓存控制器可以轻松实现高清视频图像的快速存储和调用,从而实现图像跟踪算法对无线链路延时的补偿.该缓存控制器成功应用于某型机载光电吊舱图像跟踪系统,有效消除了无线链路延时的影响,提高了图像跟踪系统对目标捕捉的成功率.     

基于LabVIEW的超精密磨床嵌入式监控系统

针对超精密磨削机床的监控需求,基于NI–sbRIO硬件平台开发了一套应用于超精密磨床状态监测和数据采集的嵌入式监控系统,使用FPGA对温度、振动、声发射等信息进行实时数据采集,并使用实时处理器对数据进行分析和处理,实现对机床的实时状态监测和数据存储。通过FPGA编程取代硬件数据采集卡,成本低,灵活性强。试验表明,该系统能够胜任超精密磨床的监控任务。     

高性能DSP在1553B总线中的设计与实现

为了提高数据采集效率,以高性能DSP芯片为基础,设计了以高性能DSP芯片为处理核心的1553B总线系统.在硬件系统中采用了TI公司的高性能定点运算信号处理器TMS320F2812以及DDC公司的61864协议处理器,同时采用了FPGA作为逻辑控制电路.电路设计方案用于1553总线接口适配的研制,现已通过验收并经测试证明运行稳定可靠.     

一种射频仿真时统子系统的技术设计

针对射频仿真系统中的时间同步问题,设计基于FPGA、DSP和GPS的时间统一系统。从工程实施的角度出发,详细阐述时统的硬件设计,介绍IRIG-B码的解码原理和各采样频率信号输出的过程。试验证明：该时统克服了常规时统设备的不足,性能更稳定,可靠性更高,更易于调试。     

基于FPGA的增强Lee滤波算法设计与实现

增强Lee滤波算法能够较好地滤除影响SAR景象匹配性能的相干斑噪声,是一种非常有效的SAR图像预处理方法.为了提高图像处理算法在硬件上实现的实时性,本文根据FPGA编程特点,对增强Lee滤波计算过程进行优化,并利用硬件描述语言完成了增强Lee滤波在FPGA中的实现.实际工程应用表明,此种方法能够快速实现SAR图像相干斑...     

一种基于FPGA的ISA航空总线设计方法

Nios Ⅱ处理器是Altera公司推出的基于SOPC系统的嵌入式软核处理器。在Quartus Ⅱ软件的SOPC Builder工具中,用户可以利用Nios Ⅱ处理器、标准配套外围设备以及用户自定义的逻辑接口IP核来创建适用的Nios Ⅱ嵌入式系统,再将设计下载到Altera公司的FPGA中进行实现。本文在Quartus Ⅱ软件中使用Verilog硬件描述语言创建了基于Avalon总线的ISA总线接口逻辑,并在SOPC Builder中实现对此元件的封装,使之成为可供Nios Ⅱ系统使用IP核。     

基于FPGA最大迭代次数可变的LDPC译码器设计

文章给出了一种基于FPGA最大迭代次数可变的LDPC译码器设计方法。与传统的固定的最大迭代次数译码相比,该方法将译码的实际迭代次数少于分配的最大迭代时间用于对下一帧数据的译码,可以有效利用LDPC迭代译码过程中的空闲时间,来提高译码器的译码性能。在同样的数据吞吐率下,有效地提高了译码性能,而在同样的译码性能情况下,有效地降低了使用的FPGA硬件资源。非常适合译码性能要求高条件下实时高速译码器的设计。     

基于FPGA的图像信息处理平台设计

末制导技术应用于导弹武器型号中,存在着数据量大、信息处理速度快的特点,本文分析了光学成像导引头高速图像信息处理平台的设计技术,介绍了信息处理平台设计框架、功能以及工作原理,阐述了FPGA与3个DSP协同处理的机制和图像加速处理的方法.