CCSDS-RS(255,223)码高速译码器的硬件实现研究

研究了空间通信用高速Reed-Solomon(255,223)码硬判决译码器的FPGA实现方法,提出一种新的纠错算法实现结构以最大程度提高译码器性能。设计中采用RiBM算法求解关键方程,并通过应用高速比特并行乘法器以及流水线和并行处理方法提高译码通过率。综合和测试验证结果显示,该译码器译码通过速率为1.7Gbit/s,译码延迟为296个时钟周期,优于目前同类型的RS译码器性能指标。     

高效多码率LDPC码译码器结构设计

设计了一种高效的多码率LDPC(Low Density Parity Check)码译码器结构,提出了一种校验节点更新单元(CNU,Check Node Updating Units)与变量节点更新单元(VNU,Variable Node Updating Units)的设计方法.按照"化整为零"的思想,将CNU与VNU分成若干小的运算单元,在不同码率下对这些运算单元进行动态组合构成新的CNU与VNU,从而减少不同码率下硬件资源的冗余,提高了译码速率.最后,按照本文提出的译码器结构,使用Altera公司Stratix系列的FPGA EP1S80实现了中国数字电视地面广播传输标准中使用的0.4,0.6和0.8三种码率LDPC码的译码器.实现结果表明:该结构的多码率译码器仅比单码率译码器多耗用12％的硬件逻辑资源,存储器相当;而相对于传统的多码率译码器结构,本结构在不增加硬件资源的情况下,将0.4码率码字的译码速率提高了100％,将0.6码率码字的译码速率提高了50％.      

符合CCSDS标准的RS(255,223)码译码器的FPGA实现及其性能测试

RS（Reed-Solomon)码是差错控制领域中一种性能优异的非二进制分组循环码，由于它具有很强的随机错误和突发错误的纠错能力，被CCSDS，NASA，ESA等空间组织接受，广泛应用于深空探测中．本文采用改进的Berlekamp算法，用FPGA实现了符合CCSDS标准的RS(255，223)码译码器；介绍了该译码器的实现流程、性能测试方法和基于PCI总线接口的测试平台；给出了测试结果，并且对理论上RS(255，223)译码器的误码性能与实际测试的误码率结果进行了比较和分析．验证结果证明该译码器能工作在400Mbps以上的码率，使用FPGA资源180000门，译码效果与理论上译码效果一致．     

多码率RS码部分并行译码结构设计

为了满足在一个通信系统中使用多码率RS(Reed-Solomon)码的需求,提出了一种多码率部分并行结构的RS码译码器.按照功能,该译码器可分为伴随式计算模块,关键方程求解模块以及错误位置和错误值求解模块3个主要组成部分.针对符合CCSDS标准的2种RS码的特点,将运算系数相同的伴随式计算子单元进行复用;在关键方程的求解运算中使用一种新颖的部分并行结构,使得复用部分和非复用部分的运算周期相同,以减少运算等待时间,提高译码效率;在错误位置和错误值求解中采用查表方式完成Forney算法的系数相乘,并复用求逆查表运算和系数相同的钱氏搜索计算子单元,以减少资源的消耗.通过码率选择信号,可以选择RS(255,223)和RS(255,239)2种译码模式.通过Altera公司的FPGA(Field Pro-grammable Gate Array)对该多码率译码器进行了硬件实现,结果显示此译码器仅消耗2981个逻辑单元和9472 bit的存储器资源,大大低于2种单一码率译码器消耗资源的总和.     

非标准参数的CCSDS Turbo码译码器性能仿真

实现了一款具有通用性的Turbo码编译码器,对CCSDS(Consultative Committee for Space Data Systems)规范中的信息数据帧长度进行扩展,不仅支持原有的5种帧长,而且能实现16384bit内255bit的任意整数倍帧长的信息序列的编译码.针对标准外的编码参数,分别对不同译码算法(MAP,SW-MAP,log-MAP算法)的译码性能进行了仿真,并与标准参数的译码器进行比较.将算法程序以C++动态链接库的形式实现,编写Python测试程序,产生待仿真码长的随机信号,编译码后计算误码率,绘制出信噪比和误码率的关系曲线图.通过相应的仿真发现,所设计的编译码器具有所需的通用性;同时对不同算法的性能进行了分析比较;研究各项参数对于译码性能的影响,包括信息序列长度、码率、迭代次数等.     

基于GPU的LDPC存储优化并行译码结构设计

提出了一种基于Nvidia公司Fermi架构图形处理单元(GPU,Graphic Processing Unit)的分层低密度奇偶校验LDPC(Low-Density Parity-Check)码译码算法的译码器结构优化设计.利用GPU架构的并行性特点,采用帧间与层内双重并行的处理方式,充分利用流多处理器硬件资源,有效缓解了分层译码算法并行度受限的问题.此外,通过采取片上constant memory存储器压缩存储校验矩阵以及利用片外global memory存储器对译码迭代信息进行联合访问的优化方法,有效降低了访存延迟,提高了译码吞吐率.测试结果表明,通过采用多帧并行处理和存储器访问优化可以提升基于GPU的LDPC译码器吞吐率14.9 ～34.8倍.     

一种多码率QC-LDPC码译码结构设计与实现

为了满足在一个系统中使用多码率LDPC(Low Density Parity Check)码字的需求,设计了一个7Kbit长度多码率LDPC码的译码器,分析了各种码率之间校验矩阵的相似性,提出了复合译码结构中变量节点运算单元、校验节点运算单元以及迭代存储器单元的复用方案.通过在变量节点运算单元以及校验节点运算单元输入端增加若干选通开关,就可以使这些运算单元适于多码率的处理.通过管脚的选择,此译码器支持非规则0.4码率、非规则0.6码率以及非规则0.8码率3种工作译码模式,并用Altera公司的FPGA进行了实现.综合结果表明,所提出的复合结构在不损伤单码率译码性能的前提下,仅用略多于0.8码率LDPC码单独译码的硬件资源实现了3种码率码字的译码.      

基于伴随式的分布式联合信源信道编码

提出一种基于伴随式(Syndrome)的具有抗差错性能的分布式联合信源信道编码方案.在不增加编码端复杂度的前提下,设计一种新的基于伴随式的编码器,使其同时具有压缩和抗差错的性能;其次,设计相应的译码器,并改进现有的联合译码算法,在译码中引入新的信息交互过程,提高了译码性能.仿真结果表明:该方案的性能优于现有的基于伴随式的分布式联合信源信道编码方案的性能,而且在信噪比较高时,该方案的性能也优于基于校验位(Parity)的分布式联合信源信道编码的性能.     

多码率串并Viterbi译码器优化设计

为了降低Viterbi译码器的硬件复杂度,对其结构特点进行了研究.通过分析卷积码的特点,对支路度量单元进行了优化,使每次所计算的支路度量值从16个减少到4个.使用灵活快速的回溯算法实现了回溯参数可配置;用同一个硬件结构实现了对CCSDS标准中的多码率删余卷积码的译码.优化结构与传统串并结构相比,译码速度相同,硬件资源可...     

广播卫星接收机PCM数字伴音解码器的研制

论文详细研究了日本１２ＧＨｚ频段广播卫星（ＢＳ）电视中所采用的ＰＣＭ数字伴音,并结合目前中国收听收看日本直播卫星电视的特点,研制出了一种小型的ＰＣＭ数字伴音解码器。该解码器和Ｃ波段卫星接收机配合,可以替代进口的日本Ｋｕ波段卫星接收机,具有较大的经济效益．该解码器经卫星地球站检测中心测试表明：它解调出的Ａ、Ｂ两种模式数字伴音清晰、悦耳,其解调音质和进口的Ｋｕ频段卫星接收机的音质相当。     

BCM的多阶段译码算法

针对在某些通信系统中对译码速度较高的需求,基于分组编码调制（BCM,Block Coding Modulation）的多级结构,给出了一种多级BCM的多阶段译码算法:从BCM中第一级分量码开始,根据BCM的级数逐阶段进行译码,针对每级分量码,采用软判决最大似然译码,直到最后一级分量码,从而降低了译码复杂度.仿真结果表明,与传统Viterbi译码算法相比,提出的多阶段译码算法的误码性能与其相当,信噪比较小时甚至更好,但译码复杂度远低于传统Viterbi译码方法.      

1553B总线控制器编解码设计

1553B总线以其可靠性高、实时性好的优点被广泛应用于航天领域.针对目前中国采用进口芯片实现1553B通信存在的弊端，这里采用FPGA来实现1553B通信.当前1553B解码器只支持正负信号同时输入.本文对解码器进行改进，实现支持只正端信号输入、只负端信号输入和正负端信号同时输入三种模式.根据1553B编码器和解码器的设计过程和工作原理对所提方案进行测试.结果表明，本文设计方案与采用进口芯片的方案相比，测试结果一致性良好.经过大量测试，这里设计的具有自主知识产权的1553B IP核运行稳定，能够满足航天工程化的要求.      

基于隐马尔可夫模型的空战决策点理论研究

从几何空战理论经过能量空战理论,直到角度空战理论,空战理论的发展更多的是从战斗机性能的角度来分析空战过程,忽略了作战飞行员在决策过程中起到的作用。本文分析空战飞机的客观数据的变化特征,提出了一种基于隐马尔可夫的近距空战流程分析方法,使用维特比算法判断飞行员在空战过程中的状态序列,从而获得了理论上的空战决策点。在理论分析上,提出了一种空战决策点理论用以评判飞行员飞行品质。通过实验仿真验证了使用隐马尔可夫模型讨论近距空战的可行性,并且发现飞行员空战决策点包络处于包围趋势时,飞行员获胜的可能性越大。     

基于CCSDS 标准的遥感卫星下行数据纠错校验技术

卫星下传时难免会受到噪声干扰, 影响数据质量. 为了尽可能减少噪声干扰对卫星数据的影响, 几乎所有卫星在其数据下传时都加入了容错编码, 以提高卫星数据的抗干扰能力. 与此相适应, 地面处理系统要相应地进行纠错校验处理. 本文研究了基于CCSDS 标准的PN, CRC, RS 和Viterbi 纠错校验处理技术, 论述了纠错原理, 以Envisat 卫星为例, 给出了各种纠错校验处理技术的软件实现方法.      

进动弹道目标平动补偿与分离

弹道目标在中段高速运动时会造成微多普勒曲线的叠加折叠,此时传统的平动补偿方法并不适用于弹道目标。在分析进动锥体弹道目标各个散射点的频率特性后,发现曲线交点处的频率完全是由平动引起的。根据这一特性,提出一种利用时频图交点信息进行平动补偿的方法。首先,得到回波信号的时频骨架图;然后,采用基于双边滤波器的Harris角点检测方法提取出时频骨架中的角点进而得到时频图中的交点坐标;最后,利用交点坐标估计出平动参数进行平动补偿。针对传统Viterbi算法在曲线交点容易产生错误关联的问题,提出一种利用交点信息的分段Viterbi算法对补偿后的时频曲线进行分离。仿真实验验证了所提方法的有效性。