激光位移传感器高速数据采集与处理系统设计

介绍了基于FPGA和单片机的激光位移传感器高速数据采集与处理系统的工作原理与软硬件设计,该系统采用FPGA作为核心控制器,主要完成A/D转换时钟控制、CCD像点位置提取、数据缓冲异步FIFO三部分功能。单片机负责键控、显示以及系统协调。这种基于FPGA和单片机的同步采集、实时读取采集数据的方案,可以提高系统采集和传输的速度。该硬件电路结构简单、成本低廉、可靠性高、功耗较低,满足了实际应用中的要求。     

面向空间应用高可靠图像数传设备的设计与实现

针对空间高速图像数传任务需求, 设计并实现了一种采用SpaceWire总线传输协议的高速图像数传设备. 该设备的硬件以FPGA为控制核心, 完成对SpaceWire协议芯片的初始化配置、收发数据包处理、中断和异常状态处理等操作. 重点阐述了FPGA的可靠性设计, 包括状态机设计、异步时钟域设计和数据包传输与链路错误的恢复设计. 测试表明该设备能够稳定可靠地实现140 Mbit/s的图像数据传输, 对于链路的突发错误在一定时间内具有错误数据恢复能力, 能够有效保证传输数据的正确性和稳定性.      

谐振式液体密度传感器压电激励与检测的实现

本文利用正压电效应和逆压电效应,实现谐振式液体密度传感器的压电激励与压电检测,原理简单、功耗低、检测方便。设计了基于该激励和检测方式的自动增益控制(Automatic Gain Control,AGC)电路,当传感器的输出信号发生较大变化时,激励信号的增益可随输出信号的幅值进行自动调节,使输出信号的幅值保持稳定。该电路具有结构简单,适应性好,可靠性高,调节速度快等优点。同时,对所设计的谐振式液体密度传感器进行了标定实验,该密度传感器的精度约为±1.0kg/m³,重复性约为±0.05%,可以实现液体密度的高精度实时在线测量。     

图像数据实时压缩技术研究

提出一种基于多模式自适应压缩算法的图像实时压缩技术,以此技术为基础,利用硬件设计描述语言VHDL和现场可编程序门阵列FPGA,设计成功系统专用集成芯片,以此芯片为核心,构成图像数据实时压缩系统.该系统采用阵列式处理与流水方式工作相结合的组织结构,数据处理速度与系统容量具有良好的可扩充性.系统单路数据处理速度为100Mbit/s,数据压缩比动态可调,图像恢复精度优于JPEG.本系统体积小、重量轻、功耗低、性能稳定可靠,适用于各种256级灰度图像.      

CMOS星敏感器图像驱动及实时星点定位算法

利用CMOS图像传感器技术的低功耗和开发简单等优点,设计了新型CMOS星敏感器的图像采集驱动电路.该电路设计以现场可编程门阵列(FPGA)为核心,配以静态存储器和并口通讯功能,实现了图像的采集、存储和输出.同时根据4连通域图像分割的原理,在FPGA内部设计了一个数字电路模块,以实现该星敏感器的实时星点定位功能.该模块由于采用了流水线结构,可以和图像采集同步完成星点质心定位算法,减少了向星敏感器数据处理单元中的精简指令集计算机(RISC)的数据传输量和RISC进行星图跟踪和识别的工作量,提高了星敏感器的总体工作性能.对比软件处理结果,对星敏感器的图像采集和质心算法硬件电路进行了验证.     

级间开缝间隙传感器动态测试方法研究CSCD

针对某型号分离面间隙传感器的测试要求,提出了一种间隙位移传感器的动态测试方案,设计了测量系统,通过激光测试法测量并记录级间开缝间隙传感器CI1-27在自由弹出状态下的输出响应。经应用,该方法操作便捷,数据可靠,为间隙传感器的动态测试提供了一种新的参考。     

级间开缝间隙传感器动态测试方法研究

针对某型号分离面间隙传感器的测试要求,提出了一种间隙位移传感器的动态测试方案,设计了测量系统,通过激光测试法测量并记录级间开缝间隙传感器CI1-27在自由弹出状态下的输出响应。经应用,该方法操作便捷,数据可靠,为间隙传感器的动态测试提供了一种新的参考。     

级间开缝间隙传感器动态测试方法研究

针对某型号分离面间隙传感器的测试要求,提出了一种间隙位移传感器的动态测试方案,设计了测量系统,通过激光测试法测量并记录级间开缝间隙传感器CI1-27在自由弹出状态下的输出响应。经应用,该方法操作便捷,数据可靠,为间隙传感器的动态测试提供了一种新的参考。     

高光谱遥感地形影响建模与仿真

针对地形起伏对高光谱遥感图像几何变形和辐射变化的影响,建立高光谱遥感地形影响模型.该模型利用传感器位置、姿态和视场角建立模拟图像像元坐标和地面空间坐标之间的成像几何关系,利用地表反射率、数字高程模型等数据,考虑大气辐射传输过程,计算起伏地形下传感器入瞳辐亮度图像,并经过空间分辨率转换,生成最终遥感模拟图像,实现高光谱遥感地形影响精确建模.利用西藏驱龙地区Hyperion数据和其它相关数据进行仿真分析,将模拟图像和原始图像进行对比,结果比较吻合,表明该模型具有较好的模拟效果.     

远地时钟比对数据消噪方法研究

远地时钟比对是利用不同实验室的原子钟建立综合原子时尺度的必要条件,因而实现远地时钟比对的高精度时间传递技术的噪声水平,成为影响原子时性能的主要因素之一。本文主要研究了基于EMD的低通滤波方法,及其在远地时钟比对数据消噪中的应用,并将该方法与Vondrak平滑方法进行比较。结果表明：基于EMD的低通滤波结果明显优于Vondrak平滑结果。     

多分辨率重采样压缩算法硬件系统体系结构研究

主要介绍基于多分辨率重采样算法的图像实时压缩系统体系结构设计。文章首先简要描述多分辨率重采样图像压缩算法 ,然后探讨以硬件系统实现该算法所可能采取的多种不同体系结构。在分析比较各种体系结构特点基础上 ,重点阐述以大规模专用集成电路作为系统核心的体系结构 ;为完成多分辨率重采样图像压缩专用集成电路设计 ,对压缩算法进行了并行化、模块化、层次化处理 ,提出实现多分辨率重采样图像压缩算法的超大规模集成电路结构 ,并且以可编程序门阵列实现。实验结果表明 ,以该结构实现的硬件压缩系统 ,在保证恢复图像质量前提下 ,体积小、质量轻、功耗低、数据处理速度快 ,在原理上 ,满足星载环境对图像压缩系统的质量与处理速度要求     

高效AVS环路滤波器结构设计

为满足AVS高清视频实时解码要求,提高环路滤波处理速度,提出了一种高效的AVS去块效应环路滤波的实用结构.将8×8块进一步分割为4×4块进行滤波运算.通过优化滤波顺序,将需要滤波的4×4块边界尽量集中,在读写数据的同时进行滤波操作,提高流水处理的效率和数据的利用率,从而有效地减少了滤波处理总的时钟数.实验结果显示,处理一个宏块只需要196个周期,相对于目前AVS环路滤波设计,速度提高50%.在100MHz工作频率下,能够支持AVS高清视频的实时解码滤波处理.     

一种芯片原子钟专用锁相倍频器研究与设计实现

分析了倍频器对芯片原子钟稳定度指标的影响,并以此提出了对倍频器的设计要求。介绍了国内外几种典型的原子钟倍频器,提出了一种基于撞-D调制的芯片原子钟专用锁相倍频器方案,并采用分离器件对该方案进行了验证,实现了与传统铷钟物理系统的闭环锁定,铷原子频标稳定度指标达4.7E-12/s,能满足原子钟的研制需求。基于该方案开展了倍频器芯片的设计和流片,实现了3.4GHz的芯片原子钟专用芯片,与物理系统进行联调锁定后稳定度指标达5.5E-11/s,表明该芯片可满足芯片原子钟的设计要求。     

面向星载应用的空间域四叉树层次化图像压缩算法

为满足卫星应用领域对高分辨率遥感图像实时传输与存储的要求，针对该类图像特征，提出基于空间域四叉树数据结构的图像数据亚采样与多模式自适应预测编码相结合的压缩算法。该算法使用四叉树数据结构与三种预测编码模式，针对图像块纹理差别，自适应地选取相应的亚采样与量化编码方式，通过采样方式与量化方式的变化，达到保存高分辨率遥感图像细节与小目标绝不丢失的要求，实现了对遥感图像中目标边缘和变化剧烈的细节的高保真效果，同JPEG相比，恢复图像峰值信噪更高、图像纹理细节保持能力更强。利用具有可编程序门阵列器件物理实现上述算法，获得高速图像压缩专用芯片，该芯片数据处理速度达到288Mbit／s，功耗低于1W。     

一种面向航天器综合电子的ASIC芯片设计

航天器综合电子系统通用功能集成并芯片化是目前航天器电子系统的发展趋势. 针对中国航天器电子系统小型化、综合化的应用需求,提出一种面向航天器综合电子的ASIC芯片设计方案,分析了ASIC芯片设计中的关键技术,包括芯片系统工作模式、IP核的开发应用、可靠性和低功耗设计,1553B简易终端控制模式是芯片的技术特色和典型应用. ASIC芯片的功能设计、系统仿真验证、FPGA验证和物理设计均已完成,进入流片状态. 芯片的FPGA验证结果证明了芯片设计的有效性和可靠性. ASIC芯片旨在达到国军标548S的要求,应用场景是航天器内数据总线接口单元和遥测遥控.      

星载高速图像数据压缩原理样机的研制

针对星上高速遥感数据实时压缩要求,选用多模式自适应量化压缩算法,设计了同步并行阵列与流水线相结合的压缩系统体系结构,并以可编程序门阵列物理实现.采用四路压缩系统并行的阵列结构,研制成功高速数据压缩原理样机,数据处理速度大于1000Mbit/s,恢复图像平均峰值信噪比大于40dB.      

LZMA压缩算法FPGA硬件实现

LZMA(Lempel Ziv Markov-chain Algorithm)无损压缩算法在进行数据压缩时速度慢且占用大量的CPU(Central Processing Unit)资源,不能满足实时系统的要求.在改进算法的基础上,采用FPGA(Field Programmable Gate Array)设计了一个LZMA压缩算法硬件加速电路.该电路由LZ77压缩控制器、区间编码控制器和数据读出控制器组成,采用数据乒乓结构、高性能并行匹配结构和流水线处理结构等多种方法提高了LZMA压缩算法的速度,在支持标准LZMA压缩文件格式的同时,将压缩速度提升到近125 Mb/s,相比基于软件的LZMA算法加速10倍,每个时钟处理的相对数据加速近200倍.最后通过基于Virtex-6 FPGA的ML605开发平台验证了硬件加速电路的正确性和可行性.      

变码长图像编码数据实时解码器的设计与实现

给出了基于空间得采样图像压缩方法实时解码器的设计与实现。解码器的设计针对压缩编码算法的多模式处理及变码长的特点，找到一套简单有效的措施，实现了有非匀速环节的解码算法，设计中通过灵活的数据并串相互转换很好的控制了解码过程的变码长、非匀速问题，同时精细的并行流水线结构和高效的算术运算设计为提高解码器的速度性能，为高速下实现实时解码提供了保证。最终基于FPGA实现的解码器工作速度可达264Mbit/s。     

多分辨率重采样实时解压缩硬件系统研制

主要介绍基于多分辨率重采样算法的图像实时解压缩硬件系统体系结构的设计，首先描述多分辨率重采样算法的解压流程；而后提出实现多分辨率重采样解压算法的超大规模集成电路结构；最后以可编程序门列成功实现，实验表明，解压缩硬件系统数据处理速度快，满足图像恢复实时性要求。