闭环集成光陀螺中FIR滤波器的设计和应用

为提高闭环集成光陀螺中电路的性能，提出了采用现场可编程门阵列器件(FPGA)实现有限冲激响应(FIR)数字滤波器的方案，并给出了一个8阶低通FIR数字滤波器的FPGA流程、算法的设计及其实现。仿真和测试结果表明，所设计的滤波器电路工作正确可靠，满足设计要求。     

用系统级仿真软件SystemView实现FPGA设计

分析在系统设计和具体实现之间确定转换标准的重要性 ,并介绍用 System View软件实现 FPGA (Field Programmable Gate Array,现场可编程门阵列 )设计的具体流程及将此功能应用于 FIR滤波器设计的实例     

GPS信号模拟器中x/sin(x)数字滤波器的设计和实现

结合一个实际 GPS信号模拟器数字中频系统的指标要求 ,介绍用 matlab设计窄带 x/sin( x)数字滤波器的方法 ,并在 Xilinx公司的 FPGA中实现所设计的 7阶 FIR滤波器 ,所设计的滤波器输出延迟为 8个时钟周期 ,后仿真的最高速度大于 1 2 0 MHz     

基于FPGA的FIR滤波器设计

本文详细介绍了基于Altera公司FPGA的DSP开发技术,通过实例FIR滤波器,阐述了基于DSP Builder的开发流程,并用ModelSim进行了仿真。     

基于FPGA的FIR滤波器设计

本文详细介绍了基于Altera公司FPGA的DSP开发技术,通过实例FIR滤波器,阐述了基于DSP Builder的开发流程,并用ModelSim进行了仿真。     

直接序列扩频中匹配滤波器的设计

文章介绍了直接序列扩频系统中的匹配滤波器。首先给出几种匹配滤波器的结构、简单匹配滤波器结构、传统FIR滤波器与倒置型FIR滤波器,重点介绍了并行匹配滤波器和折叠滤波器的结构及其实现,并对这两种滤波器进行仿真,给出了仿真结果。     

基于DSP BUILDER的数字下变频器设计

介绍利用DSP BU ILDER设计基于FPGA的数字下变频器的方法,研究使用专用乘法器的NCO设计、半波带滤波器多相抽取处理结构和FIR滤波器的分布式算法,同时给出实际应用的设计方案和仿真分析结果。     

基于FPGA的高速FIR数字滤波器设计

分布式算法是一项重要的FPGA技术,广泛地应用在数字信号处理领域。文章介绍了分布式算法原理及其改进,设计了一种高速8阶FIR数字滤波器,并进行了仿真验证。最后,对FPGA资源利用和工作速度两方面做了比较和分析。     

基于FPGA的M位并行分布式算法的FIR滤波器设计

介绍基于查找表结构的分布式算法的基本原理,提出M位并行分布式算法的实现方法。以2位并行分布式算法结构的FIR滤波器设计为例,在Altera Cyclone系列芯片上实现32阶12位FIR滤波器,并对其性能和资源占用进行分析。     

基于二阶锥优化的复系数FIR滤波器设计

针对设计具有任意幅相响应的复系数FIR滤波器的工程问题,采用二阶锥优化算法计算出合适的复系数FIR滤波器系数。常规FIR滤波器具有良好的线性相位特性,但在某些场合中FIR滤波器的相位有特殊要求,因此复系数FIR滤波器具有广大应用场景。构建合适的最小l1范数优化准则,将设计任意幅相响应的复系数FIR滤波器问题转化为二阶锥优化形式,最后利用CVX工具箱计算复FIR滤波器系数。该方法简单实用,设计出的FIR滤波器与期望响应非常接近,大量实例设计实验证明该算法有效而可靠。     

遥感图象的半正交小波变换及数据压缩

本文利用Ｂ样函数构造半正交小波基，并利用对偶系设计了具有严格线性相位和精确重建特性的ＦＩＲ滤波器组，将其应用于遥感图象的数据压缩，取得了良好的成果     

基于DSP和FPGA的静电悬浮加速度计控制器设计

针对静电悬浮加速度计高稳定悬浮控制和极微小加速度信号处理需求，设计了一种基于数字信号处理（digital signal processor,DSP)和现场可编程门阵列（field programmable gate array,FPGA)的加速度计控制器。该控制器采用DSP作为主控芯片，FPGA为辅助控制芯片。基于加速度计的工作特性，设计了一种加速度计工作模式切换控制策略，可根据加速度计当前工作状态，自动或者手动切换工作模式。基于加速度计的工作原理和测量需求，设计开发了基于FPGA的比例、积分、微分(proportional integral derivative,PID)控制算法和有限冲击响应(finite impulse response,FIR)滤波算法。为验证该控制器的控制性能，开展了地面高压悬浮实验。结果表明，该控制器及控制算法可以快速准确地实现加速度计稳定悬浮控制和模式切换，并且可以实现软件在轨重构和控制参数在轨更新，为后续重力场探测、空间引力波探测以及自主导航等提供了工程参考依据。     

一种降低数字式FM/FM解调系统分路滤波器阶数的方法

FM/ FM遥测体制有着广泛的应用 ,研究数字式 FM/ FM解调系统具有重要意义。分路滤波器 (通常是带通滤波器 )是解调系统的重要组成部分 ,有限冲激响应 (FIR)数字滤波器具有平坦的通带幅度响应和线性相位特性 ,是数字式解调系统的最佳选择。但是 ,符合 IRIG标准的分路滤波器通常是窄带滤波器 ,需要很高的阶数 ,这给系统的实现带来了很大的困难。文中根据变采样率多级实现 FIR滤波器的原理和带通信号采样定理 ,并结合 FM/ FM系统 IRIG标准中各路信号的频谱特性提出了先按频谱分割进行预滤波 ,再降低采样率滤波的方法 ,有效地降低了 FM/ FM系统分路滤波器的阶数。     

Top-Down设计法在转发器本振置数及监测电路设计中的应用

介绍一种高效、简洁的 FPGA/ PL D设计方法—— Top- Down设计法 ,将其与传统的设计方法进行了比较 ,并对其优点进行了详细的叙述。通过基于 PL D的转发器本振置数和监测电路的设计 ,举例说明此方法在工程设计中的应用