一种基于热分析的FPGA时序分析方法

FPGA的实际工作温度是决定FPGA时序分析可靠性的决定因素。为了克服FPGA结温难以获取的问题，充分保证FPGA时序分析的可靠性，文章提出了一种基于热分析的FPGA时序分析方法。该方法通过对整机设备内热环境分析和建模来获取FPGA的实际工作温度，在此基础上进行FPGA时序分析和温度余量分析，准确获取FPGA时序信息。该方法包含热分析和建模、FPGA时序温度参数获取、FPGA时序分析、温度余量调整等4个过程。文章还结合具体应用，对该方法进行了过程说明和应用结果分析。通过该文提出的基于热分析的FPGA时序分析方法，可以准确计算获取FPGA器件的实际结温，并在此基础上开展时序分析，从而有效保证了FPGA时序分析的准确性和可靠性。     

1553B多功能RT IP核的设计与实现

介绍了采用一种自主研发多功能IP核实现总线全地址响应的设计方案,其可在FPGA中灵活配置,配备外围电路后可以方便实现各种功能.设计采用VHDL硬件描述语言进行编程,采用综合工具ISE Foundation对设计进行综合、优化,在ModelSim - SE 6.1g中进行时序仿真,并且最后在FPGA上实现.     

一种现场可编程门阵列门延时精确调整时序的方法

通过FPGA(现场可编程门阵列)时序模型分析得出FPGA门延时的方案,综合利用FPGA各种布局布线EDA工具,摸索出一套人工干预FPGA布局布线的方法,使FPGA门延时能够有效地用于时序调整,调整精度可达到纳秒级。该方法具有不增加任何额外器件,成本低、高效方便的特点。     

基于电子倍增CCD的微光成像遥感器焦面电路设计

文章介绍了一种以EMCCD为探测器件的星载遥感器焦面电路实现方案。利用FPGA基于VHDL语言设计了驱动时序发生模块,运用直接数字频率合成技术、LVDS总线传输技术和大幅值信号放大技术构建了EMCCD硬件驱动电路。为满足卫星在线配置的需求,电路设置了遥控遥测接口模块。在EMCCD读出模块和焦面电源模块设计中提出了一定的降噪方法。最后,对EMCCD焦面电路样机进行测试,证实了该设计的有效性和可行性。     

一种基于时序路径的FPGA接口时序测试方法

针对航天高速高可靠FPGA接口时序测试,分析了FPGA接口类型及测试需求,介绍了一种基于时序路径的FPGA接口时序测试方法,结合时序路径模型,阐述了异步总线接口时序测试的测试流程和计算方法,并给出实际案例。该方法集成了功能仿真和静态时序分析的优点,特别适合极限工况下的FPGA接口时序验证,已经应用到多个航天高可靠FPGA接口测试中,与传统的动态门级时序仿真相比,能显著提高验证效率和测试覆盖率。     

基于FPGA的SDRAM控制器的设计与实现

由于同步动态随机存储器SDRAM内部结构原因导致其控制逻辑比较复杂。现场可编程逻辑门阵列FP GA作为一种半定制电路具有速度快、内部资源丰富、可重构等优点。本文设计了一种基于FPGA的SDRAM控制器,在介绍控制器的逻辑结构的基础上,对FPGA与SDRAM间数据通信进行了时序分析,实现SDRAM带有自动预充电突发读写和非自动预充电整页读写。     

TDICCD时序设计在FPGA中的工程实现

文章结合TDICCD和FPGA器件特点,主要从设计目标分析,VHDL算法描述、综合、布线、仿真、代码优化、代码测试验证等几方面,阐述了TDICCD时序设计的全过程;利用同步设计的思想避免了竞争与冒险;利用RC延迟模块实现了时序的精确调整;利用模块化思想提高了代码的可重用性、可测试性、可读性。最终,实现了一个6MHz像元输出速率下能正常工作的TDICCD的成像系统。     

TDICCD时序设计在FPGA中的工程实现

文章结合TDICCD和FPGA器件特点，主要从设计目标分析，VHDL算法描述、综合、布线、仿真、代码优化、代码测试验证等几方面，阐述了TDICCD时序设计的全过程；利用同步设计的思想避免了竞争与冒险；利用RC延迟模块实现了时序的精确调整；利用模块化思想提高了代码的可重用性、可测试性、可读性。最终，实现了一个6MHz像元输出速率下能正常工作的TDICCD的成像系统。     

移动通信卫星星载数字处理嚣件需求分析与方案设计

针对移动通信卫星转发器的特点和FPGA实现带来的单粒子效应,提出采用专用集成电路(ASIC)的实现方案,分析影响ASIC系统顶层设计的关键因素,并对其设计资源和规模进行评估,利用一个卫星实例对实现方案进行了设计和比对.     

一种星载1553B总线远程终端设计

为了满足卫星有效载荷与卫星平台之间可靠的数据通信，实现卫星载荷单机的小型化，优化卫星载荷的性能，提高子系统的集成性，文章提出了利用FPGA，取代CPU、单片机和DSP，来控制1553B总线通信协议芯片JKR65170S6，以实现1553B总线远程终端的功能。采用芯片中16位缓冲零等待模式，设计了两种控制芯片的软件模式流程：中断模式和查询模式，给出了两种控制模式的状态转移图。完成了载荷单机和数管系统的数据通信，并对实现的1553B总线接口功能进行了测试验证。测试结果表明，1553B总线远程终端功能正常，性能良好，接口控制信号时序符合手册时序要求。用FPGA取代CPU、单片机和DSP等的控制，将载荷功能和接口通信集中在FPGA中实现，减小了卫星有效载荷的体积及功耗，增加了系统的可靠性。     

航天器遥控FPGA片上容错设计技术研究

结合深空探测项目研制任务研究遥控数据接收处理电路FPGA片上容错设计技术。在研究航天器遥控数据接收处理电路数据模型的基础上,提出遥控数据接收处理电路FPGA片上小粒度自主备份容错设计方法;应用此新方法进行遥控指令通道FPGA设计优化;针对FPGA缺陷成团性,进行遥控指令通道FPGA布局优化,最终设计出能够自主容错,容错能力更强,可以应对缺陷成团性影响的新一代遥控指令通道FPGA。这一FPGA的实现,验证了文中提出的新方法,也为未来深空探测项目、微小卫星等提供新的遥控产品。     

星载FPGA内时序电路设计与时钟控制技术分析

在分析星载FPGA内时序电路特性以及FPGA可编程资源特性的基础上,指出了FPGA内同步时序电路出现时钟偏斜现象的机理。针对时钟偏斜,提出了星载FPGA内时序电路的设计准则。基于设计准则,提出了并行移位寄存器的一种异步化设计方法,阐述了在FPGA源代码中设置设计约束,或在逻辑综合与布局布线过程中联合设置设计约束,将主要同步时序电路时钟信号布置在全局时钟网络上的方法。工程实践表明：上述方法很好地解决了星载FPGA内同步时序电路时钟偏斜问题,可确保星载FPGA工作的稳定性与可靠性。     

闭环集成光陀螺中FIR滤波器的设计和应用

为提高闭环集成光陀螺中电路的性能，提出了采用现场可编程门阵列器件(FPGA)实现有限冲激响应(FIR)数字滤波器的方案，并给出了一个8阶低通FIR数字滤波器的FPGA流程、算法的设计及其实现。仿真和测试结果表明，所设计的滤波器电路工作正确可靠，满足设计要求。     

基于FPGA的显控器设计

小巧、坚固耐用的显示器在许多电子设备中得到应用。然而显示控制器为产生多样的显示信息和严格的控制时序,功能复杂且调试困难。本文介绍了一种基于FPGA的显示控制器的设计技术,提出了嵌入仿真模型的调试方法。     

DDS中实现波形压缩的一种方法

直接数字频率合成(DDS)技术，被广泛应用于现代电子系统及设备的频率源设计中。将DDS设计下载到FPGA中，将使系统更为可靠。应用中如何利用有限的FPGA硬件资源，得到高速、高质的DDS是经常要面对的问题。在直接数字频率合成(DDS)设计中利用波形压缩节省FPGA资源。硬件测试证明，该方法可行并完全达到设计要求。     

单片宽带频谱分析芯片设计

文章介绍了单片宽带实时频谱分析芯片的设计原理和方法，并在FPGA上进行了原型验证。设计中采用了基于多相滤波器组的下变频方案，并对下变频后每一路数据进行重叠加窗处理。为了减小芯片面积，对后端的FFT分析模块进行了优化设计，提出了将两条蝶形运算级合并为一条流水线的新型FFT设计构架。该设计可以不间断地处理数据，从而实现信号的无缝捕获。     

星载遥感CCD相机高性能时序发生器的研制

文章介绍了星载遥感CCD相机高性能时序发生器的研制过程。根据TDICCD驱动时序信号的特点,采用先进的EDA工具（包括Libero IDE、Synplify Pro、Modersim等）对时序发生器进行了设计、综合、仿真。研究了反熔丝现场门阵列（Field Programmable Gate Aarray,FPGA）器件自身结构的特点,在自动布局布线的基础上采用人工干预的方法对局部寄存器和逻辑门进行了合理布局布线,优化输出I/O时序,使得驱动CCD的水平转移信号之间偏斜最小,并精确调整了水平转移信号的相位关系,从而提高了CCD模拟信号的精度,使时序发生器达到最佳性能,同时缩短了研制周期、降低了成本。