短帧长Turbo编译码的FPGA实现研究

对深空通信中短帧长信息的Turbo编译码FPGA实现进行了研究。设计了Turbo编译码方法,编码由两个分量编码器并行级联组成,选择递归系统卷积码,编码采用特殊行列交织器;译码由两个独立的软输入软输出译码器串行联级联组成,采用近似Log-Map算法。给出了Turbo编译码的现场可编程逻辑阵列(FPGA)实现,给出了Turbo编译码单元的接口和顶层接口时序,以及Map译码单元流程。仿真结果表明:对帧长小于500b、码率为1/2的Turbo编译码器的FPGA实现了编码数据实时输出,译码延时0.45ms,满足输入数据速率要求。实测结果验证了仿真结果与理论性能相符。     

萤火一号火星探测器遥控译码器设计与实现

对萤火一号(YH-1)火星探测器遥控译码器的设计与实现进行了研究.给出了遥控译码器的基本功能及适合深空的通信链路协议,介绍了采用模块化设计的硬件和工作模式.给出了可靠性和安全性保障措施.多次地面试验结果表明:YH-1火星探测器遥控译码器设计合理,与其他设备接口匹配正常,各项设计指标满足任务书的要求,设备运行稳定.     

RS码在旋转头数字磁记录器中的应用研究

本文讨论了数字磁记录器的差错控制方案以及ＲＳ码在旋转头数字磁记录器中的应用。简介ＲＳ码译码器的实现原理和方法。本文所介绍的原理与方法对ＢＣＨ码译码也适用的。文中给出了用ＥＰＬＤ实现的ＲＳ码译码器的结构．经实验测试，该译码器的速度可以达到４７Ｍｂ／ｓ，并成功地用于旋转头数字磁记录器（模样机）中。文章最后提出了ＲＳ码编译码器设计中有关问题与建议。     

单片微型计算机在遥控编译码器中的应用

通过介绍一种遥控编译码器的设计，展示了单片微型计算机技术在遥控设备中的应用前景。新设计编译码器采用软、硬件相结合的方法，具有功能齐全，小型廉价，稳定可靠的特点，可以在不变动硬件设计的情况下，仅修改软件，实现对编码、译码方式，指令码内容，发码波特率等的修改。该套编译码器将使靶场的靶标遥控能力有较大的提高。     

一种卫星通用遥控指令译码器设计

针对卫星传统遥控指令译码器已经无法满足通用性、适应性、好用易用及批量生产的要求,提出了一种新型遥控指令译码器设计。与传统遥控指令译码器相比,新型遥控指令译码器能够同时适应脉冲编码调制(PCM)遥控体制和空间数据系统咨询委员会(CCSDS)分包遥控体制的两种标准;并且配置了两种输入接口,既能直接接收地面发送的直接指令帧进行译码输出,又能接收星载计算机发出的间接指令帧进行译码输出。新型遥控指令译码器配置的与星载计算机的接口以及具备的自主健康管理功能,非常适用于有智能化自主运行管理需求的卫星。该译码器通用性和适应性强,非常适用于高集成度的抗辐照专用集成电路(ASIC)器件研制,以及高可靠性和长寿命产品的批量生产。新型遥控指令译码器设计已在新遥感平台及相应的卫星研制中得到验证。与传统遥控指令译码器相比,新型遥控指令译码器的功能、性能均得到显著提高。     

NASA航天飞机遥测数据的维特比译码器

用于处理航天飞机遥测数据的数据通信系统已在新墨西哥白沙靶场这里的遥测主控站JIG-56中建成。因为航天飞机数据进行了卷积编码,因此该数据系统需要Viterbi译码器。但是航天飞机采用的是非标准码,过去勾空间飞行器提供译码器保障的工厂已不再生产这些译码器。由于没有其他公司为航天飞机数据译码设计Viterbi译码器,为此研制了这种所需的译码器。本文叙述了这种译码器的性能要求及其设计。     

用BCH码实现内存纠错的一种译码方案

提出一种纠正多个随机错误的内存储器译码器。这种译码器使用ＲＯＭ构成，结构简单，设计灵活，可用计算机辅助设计，适用于设计制造专用单片译码器，具有很大实用价值。     

一种纠3错BCH译码器的FPGA设计

文章基于一种较新颖的纠3错BCH码逐步译码算法和结构原型,提出了BCH译码器的完整实用化结构,采用FPGA设计并实现了纠3错BCH(31,16)译码器。该译码方案的特点是主体结构通用、资源占用少、运行速度高,非常适合于需要对传输帧的帧头实施特殊保护的数据传输应用场合。     

一种结构化LDPC码的部分并行译码器设计

CCSDS标准给出的低密度奇偶校验码(Low Density Parity Check,LDPC)其子矩阵具有不同的列重,这给部分并行译码器的设计带来困难。本文针对如何高效实现CCSDS中LDPC码部分并行译码的问题,根据该类码的准循环特性,将码的校验矩阵分解成3个矩阵的和,提出了一种能够部分并行译码的译码器结构。利用本文提出的方法设计译码器时可以在译码时延和译码复杂度之间进行折中。     

微型多路 PCM 遥测编码器的设计

针对遥测系统愈来愈小的重量和体积的要求，介绍遥测系统发送端ＰＣＭ遥测编码器的几种实现方法，并对某遥测系统的ＰＣＭ编码器采用了数字逻辑电路来实现，详细介绍其设计思路及过程。设计的编码器，全部控制电路由一片可编程逻辑器件（ＰＬＤ）来完成，减小了电路板的面积。     

基于FPGA的串行RS+Viterbi级联译码器的设计与实现

提出了一种基于现场可编程逻辑阵列(FPGA)的RS码(255,223)级联卷积码(4,3,3)译码器及其实现,给出了系统结构。其中级联译码器均采用串行结构,减少了资源占用。卷积译码使用Viterbi算法,给出了其初始化网络、分支度量计算、加比选、累计度量储存、幸存路径储存和回溯等主要部分;RS译码采用欧几里德算法,给出了伴随式计算、错误位置和错误值多项式计算(钱搜索计算错误位置、福尼算法计算错误值)、模二和计算解码输出等关键部分。     

一种通用的基四Viterbi算法的实现

文章使用基四的ACS单元来设计高速、低功耗Viterbi译码器。相对于基二的ACS单元,其复杂度提高了一倍。因此,针对于具体FPCA硬件实现,将算法进行了优化,使得更适合于硬件实现。实际结果表明,优化后的算法使得器件资源减少了,复杂度降低了,而且系统性能也得以提升。     

Turbo码中SOVA算法和Log—MAP算法的比较

Turbo码解码器中通常使用的是最大后验概率译码算法(MAP算法)和软输出Viterbi算法(SOVA算法)[1]。文章介绍了一种Log-MAP解码器,它是以次最优的MAP算法为基础的。通过理论分析和计算机仿真,可以得到Log-MAP算法的性能要优于SOVA算法。     

一种性能优越的纠错码——Turbo码

Turbo码是一种性能优异的纠错编码方式 ,已引起广大学者的高度重视。文中介绍了 Turbo码的编码方式和迭代译码原理 ,详细推导了 MAP算法。给出了目前用于 CCSDS标准中的 Turbo码结构。对 Turbo码和卷积码的异同点做了比较。最后给出了一些目前关于 Turbo码研究的热点问题。     

基于LDPC的编码PCM/FM系统及其性能分析

提出一种基于低密度校验码LDPC的编码PCM/FM系统,并对该系统的性能进行分析与仿真。首先介绍接近Shannon限的先进的信道编码技术———低密度校验码(LDPC)信道纠错编码原理和解码算法,而后给出基于LDPC的编码PCM/FM系统方案,最后详细分析并仿真该系统的性能,着重比较未编码、卷积编码和LDPC编码三种系统的性能差异,还对比LDPC的各种不同参数(编码长度、校验矩阵等)对系统性能的影响。仿真表明,基于LDPC的编码PCM/FM系统具有非常优异的纠错性能,比未编码PCM-FM系统性能高出6~8 dB,适合于PCM/FM遥测系统的应用。     

基于TMS320C5402的CVSD编解码实时实现

本文讨论了连续可变斜率增量调制(CVSD)语音编解码算法的原理及其特点,并在MATLAB中进行了仿真,结果表明,选择合适的量阶初值,量阶能够自动地随输入信号平均斜率的大小而连续变化,解码后的输出能够很好的逼近原始输入语音信号。最后,讨论了连续可变斜率增量调制算法(CVSD)在TMS320C5402实时实现过程中软、硬件的设计。     

星地高速数传系统LDPC编码器ASIC集成芯片设计

面向高分辨率对地观测卫星的高速数传应用需求,提出了一种低实现复杂度、多码率融合的LDPC并行编码结构,以及采用该结构的编码器芯片设计方案。基于TSMC 130 nm CMOS标准单元库,该编码器芯片在200 MHz时钟下能够达到1.6 Gbps的吞吐率,硅片面积为5.495 mm 2,功耗仅为184.3 mW。与传统结构设计的相同吞吐率的LDPC编码器芯片相比,本文方案可以将存储空间需求降至传统结构的18.52%,硅片面积和功耗分别下降至传统结构的20.3%和83.3%,非常适用于超高速星上通信应用。     

基于ADAM5510KW软逻辑控制器的变频调速系统设计

利用ADAM5510KW软逻辑控制器搭建了控制平台，通过光电码盘完成了对速度信号的精确采集与存储，并利用PID算法通过对变频器的控制，实现了对电动机的闭环速度控制任务。