一种准循环低密度校验码部分并行编码结构设计

为了满足在一个系统中使用多码率低密度奇偶校验（LDPC）码字的需求,设计了一个多码率准循环LDPC（QC LDPC）码编码器;按照功能,将编码器分成输入缓存单元（ISU）、生成矩阵存储单元（GMSU）、矩阵乘法运算单元（MMU）以及输出缓存单元（OSU）4个主要组成部分;通过使用多个小块存储器组合的方式设计ISU可以使无效存储空间降到最低;通过分析各种码率生成矩阵特点,将矩阵进行分割,从而将各种码率生成矩阵所需要的信息存储在若干个存储单元中;MMU用于完成信息位与矩阵的乘法与求和运算,运算单元的数目和GMSU的数目相等;OSU中包括两个存储器,采用乒乓操作,以提高编码速率。通过管脚的选择,此编码器支持0.4, 0.6以及0.8码率3种编码模式。最后用Altera公司的现场可编程门阵列（FPGA）EP1S801508C7对编码器进行了实现。结果显示此编码器仅耗费5 339个逻辑单元,占FPGA总逻辑单元的7%,耗费439 296比特的存储器资源,占FPGA总存储器资源的6%。     

适用于空间通信的LDPC码GPU高速译码架构

鉴于目前空间通信对高速、可重配置信道译码器的需求,利用图形处理器(GPU)的并行化运算特点,提出了一种低密度奇偶校验(LDPC)码软件高速译码架构。通过优化Turbo消息传递译码(TDMP)算法节点更新运算线程块内和块间并行度、减少非规则行重造成的线程分支、降低线程对节点更新信息存储资源的访问延时以及合理量化译码器存储信息来提升译码内核函数的执行效率。并在此基础上引入异步统一计算设备构架(CUDA)流处理机制,设计优化的译码器输入输出数据传输和内核函数之间的执行调度方式以及CUDA流上的译码线程资源配置方式,最大化译码吞吐率的同时降低译码延时。在Nvidia最新的Tesla K20和GTX980平台上对国际空间数据系统咨询委员会(CCSDS)遥测标准LDPC码进行的TDMP译码实验结果表明,本架构进行10次迭代译码的吞吐率最高可达约500 Mbps,平均译码延时约为2ms左右。与现有结果相比,本架构在保持软件架构配置灵活性的同时更加有效的兼顾了译码吞吐率和延时性能。     

基于有限域上乘法群与均衡不完全区组的准循环LDPC码构造

构造低编码复杂度的准循环LDPC码是其在高速数据传输系统中有效应用的关键技术之一。本文通过引入有限域上乘法群,提出了一种新的基于均衡不完全区组(BIBD)的准循环LDPC码的构造算法。算法将基于BIBD的传统构造算法中的加法群替换为乘法群,简化了相应元素位置向量的计算;同时通过校验矩阵扩展(dis-persion)构造出能够抵抗长突发删除错误的好码。仿真结果表明,本算法构造的准循环LDPC码的围长至少为6,能够采用反馈移位寄存器实现线性复杂度的编码;利用和积译码算法进行迭代译码,AWGN与BEC信道下译码性能与随机构造的LDPC码相当。     

大容量光通信系统中规则LDPC码的研究

为研究规则LDPC码在大容量光通信系统的性能,对不同列重和不同迭代次数的短规则LDPC码在大容量光信道中的误码率性能进行了数据仿真。发现确定码长的规则LDPC码,存在最优的列重,使得在相同的冗余度时,最大程度地改善大容量光通信系统的性能;此外,误码率随迭代次数的增加具有收敛的特性,LDPC码译码时应合理地选取迭代次数。     

基于预处理共轭梯度法的多用户检测方法

针对准同步CDMA（码分多址）系统中解相关检测运算复杂度高以及常规CG（共轭梯度）法收敛速度慢的问题,提出了SSOR-PCG（对称超松弛预处理共轭梯度）模型求解方法。通过SSOR预处理降低了扩频码矩阵的条件数,从而提高收敛速度,减少了迭代次数。实验结果表明,本文提出的方法相对于解相关检测,运算复杂度大大降低,而误码率与解相关检测器相当;相对于共轭梯度法,收敛速度更快,有效减少了迭代次数。     

基于EXIT图的非规则LDPC码在RICE衰落信道下的优化

EXIT(Extrinsic Information Transfer)图是分析LDPC码译码收敛性的一个简单有用的工具,可以用于非规则LDPC码度分布的优化。本文介绍了EXIT图的基本原理,并将其应用于RICE衰落信道,修正了RICE信道中未知信道状态信息情况下比特节点译码器曲线计算公式,并给出了RICE信道下的度优化结果。仿真结果表明,这种方法易于实现,而且经过优化的LDPC码在衰落信道中同样获得良好的性能。     

一种分裂形式CPR格式在欠解析流动中的稳定性研究

基于重构的修正过程（correction procedure via reconstruction, CPR）方法是一种适用于非结构网格、紧致高效的高阶方法，但在离散非线性对流项时容易因为混淆误差的累积而出现数值不稳定。本文研究了基于LG (Legendre-Gauss)点分裂形式的CPR方法在欠解析流动中的稳定性，并将其与子单元限制技术结合，求解含激波的欠解析流动问题。结果表明：经过边界通量修正的LG点分裂形式CPR格式能够满足离散守恒律，且与子单元限制相结合后守恒律依然成立；在无激波的欠解析流动问题中，相比于散度形式CPR格式，分裂形式明显提高了计算的稳定性，而且比使用LGL(Legendre-Gauss-Lobatto)点的分裂形式CPR格式具有更小的数值误差；在含激波的欠解析流动求解中，相比基于LGL点的间断伽辽金谱元法子单元限制策略，基于LG点的分裂形式CPR格式子单元限制策略具有更高的分辨率和更小的振荡。     

基于纠删码的遥测链路丢帧恢复技术

针对遥测系统在恶劣天气条件、航天器姿态调整、天线指向偏离、脉冲干扰等各种因素影响下出现的遥测信号闪断以至接收机丢帧问题,提出一种适用于闪断信道的纠删码技术,用于恢复丢失的数据帧.首先介绍LDPC（低密度奇偶校验）纠删码的编译码算法,然后构造一种以短码长的随机码为外码、IRA（不规则重复累积）LDPC码为内码的级联纠删码,最后给出纠删码的应用策略和实现纠删码所需的CCSDS（空间数据系统咨询委员会）协议扩展.通过仿真实验和分析,得到了LDPC纠删码和级联纠删码的纠删性能,得出级联纠删码与LDPC纠删码均可获得接近理想的纠删性能的结论,且级联纠删码的构造更为灵活,可适应不同的应用环境,对CCSDS协议进行适当扩展后即可支持纠删码在CCSDS遥测链路中的应用.     

一种改进的Turbo码Log-MAP译码算法

在传统Turbo码Log-MAP译码算法的基础上,借鉴已有的简化算法,提出了一种改进的Log-MAP译码算法。仿真结果表明,新的算法在大大降低译码复杂度的同时较好地保持了译码性能,使其非常接近Log-MAP算法的译码性能;同时也非常有利于硬件实现。     

一种新的有效的群签名方案

介绍了一种有效的群签名方案。该方案的安全性是基于译码问题的难度和线性码的纠删特性和ElGamal签名方案的安全性。已知[n,k,d]码和相应的数字签名方案,则签名和群公钥的长度分别是n+5和n2+5。对于方案的计算代价,签名过程除O(n)算术运算外基本上与ElGamal方案相同;打开签名的过程非常有效,只需O(d2)运算量。方案允许新成员加入群时不修改群公钥。通过向某些成员分发新的成员资格证书,可以将成员从群中删除。     

基于嵌入式技术的B码信号中同步脉冲提取方法的研究

首先对B码信号进行了详细地码型介绍和理论分析,然后提出了一种利用嵌入式技术来提取B码信号中同步脉冲的方法。该设计的核心部分是一片CPLD芯片,其内部实现了B码同步脉冲上升延的提取,脉冲宽度调制等功能。对设计过程中出现的关键问题,如脉冲宽度检测和毛刺信号的消除,本文提出了解决方法,并给出了仿真结果。与传统的方法相比,该设计方案具有精度高,体积小,成本低,工作稳定等优点。     

High Hardware Utilization and Low Memory Block Requirement Decoding of QC-LDPC Codes

This paper presents a simple yet effective decoding for general quasi-cyclic low-density parity-check (QC-LDPC) codes, which not only achieves high hardware utility efficiency (HUE), but also brings about great memory block reduction without any performance degradation. The main idea is to split the check matrix into several row blocks, then to perform the improved message passing computations sequentially block by block. As the decoding algorithm improves, the sequential tie between the two-phase computations is broken, so that the two-phase computations can be overlapped which bring in high HUE. Two overlapping schemes are also presented, each of which suits a different situation. In addition, an efficient memory arrangement scheme is proposed to reduce the great memory block requirement of the LDPC decoder. As an example, for the 0.4 rate LDPC code selected from Chinese Digital TV Terrestrial Broadcasting (DTTB), our decoding saves over 80% memory blocks compared with the conventional decoding, and the decoder achieves 0.97 HUE. Finally, the 0.4 rate LDPC decoder is implemented on an FPGA device EP2S30 (speed grade -5). Using 8 row processing units, the decoder can achieve a maximum net throughput of 28.5 Mbps at 20 iterations.     

X型飞参系统地面测试设备硬件设计

X型飞参记录系统主要由采集器、记录器、数字信号转换器、飞行参数记录器、检查卸载盒和辅助信息装置等组成。依据X型飞参系统的组成及特征,提出了地面测试要求,根据需求,X型飞参系统地面测试设备硬件主要由测试设备接口适配器、测试激励和被测对象信息采集部件、运算控制部件和显示器组成。实现了系统级、组件级和部件级测试,测试功能主要包括:消耗功率检查、并行数据转换测试、记录器记录及卸载功能测试、校时及设置等功能检测。     

Generalized Feedback Decoding of Convolutional Codes

The use of convolutional codes with feedback decoding is a common error-correction technique in simple communication systems. A drawback of conventional feedback decoding is the limitation to a class of self-orthogonal codes which, in general, are nonoptimum. Based on distance properties of the utilized code and test-error pattern analysis, we propose generalized feedback decoding which does not have the abovementioned limitation. This is minimum distance decoding and can be applied to any convolutional code while still maintaining its simplicity. Therefore, it has the advantage of being easily adopted in existing systems. We can use the relatively complicated Viterbi or sequential decoders in larger terminals and, with the same code, use the proposed decoders in smaller terminals; otherwise, both large and small terminals must utilize the same type of decoder. The proposed decoding scheme could also be used to simplify and speed up sequential decoding. In addition, comparisons of the proposed decoder with other feedback decoders are presented.     

一种可配置的通用航电数据通信转发装置的设计与实现

采用可编程逻辑方法，设计一种可配置的通用数据通信转发装置、利用高速串行接口转接支持多种类型的并行总线接口航电设备，能够以较低的成本实现新老设备的兼容互联，对于系统的升级换代和国产化设计也具有较大的实用价值。     

一种针对局部结构的有限元模型修正方法

针对实际结构有限元模型（FEM）的建模误差通常仅存在于局部区域，提出了一种对局部结构单独进行模型修正的方法。首先，根据频响函数（FRF）解耦理论得到由残余结构频响函数与包含待修正参数的局部结构动刚度所重构的整体结构频响函数的拟合值，然后通过迭代优化使其与测量值的残差最小化，从而得到参数的极大似然估计。在此基础上，将残差关于参数的灵敏度以局部结构动力学矩阵表示，建立了模型修正的基本方程，利用整体结构的测试数据即可直接对分离出来的局部结构进行模型修正。最后，对喷气式飞机和三角机翼飞机分别进行了数值模拟和实验研究，验证了所提方法的可行性和有效性。结果表明，所提方法可以成功地用于仅局部区域含有建模误差的实际结构有限元模型的修正，修正后的有限元模型的动态特性与实际结构有较好的一致性。     

阻尼不相似动力学模型的时域响应修正方法

 动力学相似的缩比模型试验中,阻尼往往难以保证相似,使得缩比模型的动响应测试数据难以直接换算到结构原型上,因此提出一种阻尼不相似动力学模型的时域响应修正方法来解决这一问题。该修正方法假定缩比模型的阻尼可用比例阻尼模型近似表征,并直接从实际缩比模型与理想缩比模型的一般强迫振动响应计算方程出发,利用线性系统的叠加原理和模态叠加法,将动响应修正量的求解转换为理想模型在一个等效附加激励力作用下的时域响应求解。同时,针对实际工程中响应测点数目有限的问题,利用模态缩聚法进行了未测量点的响应反演。该修正方法仅需已知结构原型和实际缩比模型的模态阻尼比,以及准确建立的实际缩比模型的质量矩阵和刚度矩阵,即可实现实际缩比模型在任意激励工况下的测试动响应修正。以某型飞机的翼梁缩比模型为研究对象,对所提出的响应修正方法进行了验证。试验和计算结果对比分析表明,修正后的响应功率谱密度(PSD)和响应的均方根(RMS)值与理想模型基本一致,表明了本文方法的可行性和有效性。     

一种基于FPGA的雷达导航系统数据高效管理与检索方法

传统导航雷达信号采集回放系统中,文件系统构建和管理常基于操作系统,不能满足高带宽数据的实时存储与回放.针对此问题,提出了一种基于FP GA的两级文件管理与检索方法,第一级根据文件信息粗略地定位到文件,第二级根据B码时间等信息定位到具体数据包.利用FP GA的并行处理特性完成信息系统建立、文件系统建立和数据检索,实现了高速海量数据的高效管理与检索.与传统数据管理方式相比,本文所述的数据管理与检索方式占用存储空间小,逻辑简单,易于硬件实现.     

An efficient SAR parallel processor

A parallel architecture especially designed for a synthetic-aperture-radar (SAR) processing algorithm based on an appropriate two-dimensional fast Fourier transform (FFT) code is presented. The algorithm is briefly summarized, and the FFT code is given for the one-dimensional case, although all results can be immediately generalized to the double FFT. The computer architecture, which consists of a toroidal net with transputers on each node, is described. Parametric expressions for the computational time of the net versus the number of nodes are derived. The architecture allows drastic reduction of the processing time, preserving elaboration accuracy and flexibility