低压CMOS折叠共源共栅混频器的设计

基于SMIC 0.18μmCMOS工艺,采用一种折叠共源共栅结构,设计实现了一种低压CMOS折叠共源共栅混频器,解决了传统Gilbert混频器中跨导级与开关级堆叠带来的高电源电压问题,以及在跨导级的高跨导、高线性与开关级的低噪声间进行折衷设计的难题.该混频器核心电路尺寸为165μm×75μm,当射频信号、本振信号和中频信号分别为1575.42MHz、1570MHz和5.42MHz时,仿真表明:该混频器转换增益( G_C )为15dB,双边带噪声系数为12.5dB,输入三阶截断点为-0.4dBm,在1.2V的电源电压条件下,功耗为3.8mW,可用于航空航天领域的电子系统中.      

基于FPGA的可变尺寸块运动估计高效结构

针对可变尺寸块运动估计(VBSME,Variable Block-Size Motion Estimation)的硬件结构在现场可编程门阵列(FPGA, Field Programmable Gate Array)上实现时消耗资源多且速度慢的问题,提出了一种面积和速度优化的VBSME硬件结构.其中,绝对差累加和(SAD,Sum of Absolute Differences)的计算采用基于随机存储器(RAM,Random Access Memory)的累加计算方式,比基于寄存器合并的方式节省了面积并增加了速度;通过采用脉动比较链而非总线结构,增强了多个SAD值的比较能力,并能高效地实现对部分差排除算法(PDE,Partial Difference Elimination)的支持.基于Virtex-II型FPGA器件,本结构消耗了2261个slice,时钟频率达到164MHz,在搜索窗口为16×16时可实时处理标清格式的视频.与同类设计相比,设计的面积可减少77%,速度增加218%,FPGA的硬件效率显著提升.     

LZMA压缩算法FPGA硬件实现

LZMA(Lempel Ziv Markov-chain Algorithm)无损压缩算法在进行数据压缩时速度慢且占用大量的CPU(Central Processing Unit)资源,不能满足实时系统的要求.在改进算法的基础上,采用FPGA(Field Programmable Gate Array)设计了一个LZMA压缩算法硬件加速电路.该电路由LZ77压缩控制器、区间编码控制器和数据读出控制器组成,采用数据乒乓结构、高性能并行匹配结构和流水线处理结构等多种方法提高了LZMA压缩算法的速度,在支持标准LZMA压缩文件格式的同时,将压缩速度提升到近125 Mb/s,相比基于软件的LZMA算法加速10倍,每个时钟处理的相对数据加速近200倍.最后通过基于Virtex-6 FPGA的ML605开发平台验证了硬件加速电路的正确性和可行性.      

专用指令集在基于FPGA的神经网络加速器中的应用#br#

近年来，表现出极其优越性能的神经网络算法对硬件算力的要求逐渐提高.在一些低功耗场景如星载系统中，拥有可编程重构、高并行等特性的FPGA是神经网络算法较为合适的硬件加速平台.为了解决传统神经网络硬件加速器设计中片内资源消耗大、各功能模块耦合性高等问题，设计实现了一套专用AI指令集并应用在了基于FPGA的神经网络加速器的设计中.文章首先介绍了该指令集的设计方案.整个指令集由指令寄存器、指令解释器、指令转发模块、内存管理单元和多个模块构成.通过该指令集可实现对不同模块的复用，降低模块之间的耦合性.并以YOLOV3 Tiny网络模型为例，对比了平铺式和指令控制式两种加速方案的逻辑资源的消耗.验证了应用专用指令集可以减少约50%的FPGA逻辑资源的使用.     

高动态环境下GPS信号捕获研究

高动态环境信号的捕获是GPS接收机的关键技术,接收机处于高速运动的状态使GPS信号产生相位延迟和多普勒频移,增加了信号的捕获难度。分析了滑动相关捕获和基于FFT捕获两种算法,给出了基于FFT捕获算法的FPGA实现架构,并采用GPS信号仿真器对该设计的可行性进行了捕获验证。结果表明：在导航星相对载体的速度为1 000m/s,加速度为5g的情况下,基于FFT捕获算法可以实现信号的可靠捕获。     

内嵌ARM核的FPGA技术在星敏感器中的应用

介绍了内嵌先进精简指令集处理器ARM(Advanced RISC Machine)核的现场可编程门阵列FPGA(Field Programmable Gate Arrays)芯片EPXA10的内部结构及特点.基于这种嵌入式技术,进行了互补金属氧化物半导体CMOS(Complementary Metal-Oxide-Semiconductor Transistor)星敏感器图像驱动与实时星点定位算法的研究,并给出具体实现,包括用EPXA10的FPGA部分实现了CMOS图像传感器的驱动和对星图的预处理－阈值分割,用EPXA10的ARM部分完成了星图的星点定位算法--改进的4连通域成分贯序算法,基于VC＋＋语言实现了串口通讯程序以及图像显示程序.最后给出了成功驱动CMOS图像传感器得到的清晰图像及星点定位结果,并将基于ARM得到的定位结果与基于PC机(Personal Computer)得到的定位结果进行了比较,结果完全正确.采用内嵌ARM核的FPGA提高了整个系统的处理速度,减小了硬件电路设计的复杂性、体积和功耗.     

卫星扩频应答机的伪码快捕方法

在低地球轨道通信系统中,由于系统的高动态,使扩频应答机接收的信号附加了几十千赫兹的多普勒频移,传统的伪码捕获方法很难完成捕获.对此提出了一种部分相关和FFT(Fast Fourier Transform)相结合的捕获方法,利用FFT补偿多普勒造成的相关峰损失,在搜索码相位的同时得到多普勒频移的估计,减少了捕获时间.给出了捕获系统的结构,分析了FFT对相关峰的补偿性能,给出了部分相关和FFT的参数设计方法,使用了自适应门限技术,以满足输入信号载噪比大幅变化的情况下实现伪码的捕获判决.理论分析和仿真结果表明:该方法可以在高多普勒频移和低载噪比环境下实现伪码的快速捕获,比其他快捕方法占用更少的FPGA(Field Programmable Gate Arrays)资源.     

多码率RS码部分并行译码结构设计

为了满足在一个通信系统中使用多码率RS(Reed-Solomon)码的需求,提出了一种多码率部分并行结构的RS码译码器.按照功能,该译码器可分为伴随式计算模块,关键方程求解模块以及错误位置和错误值求解模块3个主要组成部分.针对符合CCSDS标准的2种RS码的特点,将运算系数相同的伴随式计算子单元进行复用;在关键方程的求解运算中使用一种新颖的部分并行结构,使得复用部分和非复用部分的运算周期相同,以减少运算等待时间,提高译码效率;在错误位置和错误值求解中采用查表方式完成Forney算法的系数相乘,并复用求逆查表运算和系数相同的钱氏搜索计算子单元,以减少资源的消耗.通过码率选择信号,可以选择RS(255,223)和RS(255,239)2种译码模式.通过Altera公司的FPGA(Field Pro-grammable Gate Array)对该多码率译码器进行了硬件实现,结果显示此译码器仅消耗2981个逻辑单元和9472 bit的存储器资源,大大低于2种单一码率译码器消耗资源的总和.     

基于嵌入式FPGA加速ORB算法的遥感影像配准方法

卫星上计算资源有限，星载嵌入式处理器处理遥感影像的配准时通常需要很长的时间。可编程逻辑门阵列（FPGA）利用其内部可编程器件可用于加速图像处理。提出了一种基于Xilinx公司的ZYNQ芯片加速ORB算法的遥感影像配准方法，可用于3000×3000像素尺寸的卫星图像配准，缩短了计算耗时，提升了ORB算法的计算能效比。利用FPGA能够实现真正的并行计算电路，实现ORB算法多支路单层流水线的并行计算结构。采用软硬件结合的方法实现架构，能够处理不同分辨率的图像，可灵活配置特征点的数量。基于设计的加速ORB配准方法，获得了较高准确率。与软件实现相比,OVS-1A遥感影像偏移精度损失低于0.05个像元;GF.4遥感影像偏移精度损失小于0.9个像元。将ORB配准算法流程应用在ZYNQ7020上，耗时减少了57.50%。     

深空星间链路信道建模及硬件模拟器研制

针对深空通信信道距离长、信噪比低、链路损耗巨大等特点，提出了太阳闪烁与多径效应影响下的深空星间链路信道理论模型。在此基础上，构建了一个基于硬件现场可编程门阵列和控制计算机的深空星间链路信道模拟器，有效模拟了深空星间通信的多径衰落、传播路径损耗和信道延迟，规避了投入高、风险高、耗时长的实地通信实验。实测结果表明，该深空星间链路模拟器输出的载噪比及误比特率波形与理论结果吻合，可用于实验室条件下对深空星间链路的实时模拟复现。     

一种适于GNSS信号快捕的FFT核的设计与实现

针对GNSS信号捕获的要求,在Quartus II 7.2集成开发环境下,采用Verilog HDL语言,设计了一种256点复数基2时间抽取FFT处理器。利用Matlab工具联合Quartus II进行仿真,提高仿真效率,并最后进行硬件测试。结果表明,本文设计的FFT处理器具有较小的面积和较高的处理速度,能够满足GNSS接收机信号处理的要求。     

基于FPGA的移动通信衰落信道的建模与实现

介绍了一种基于现场可编程逻辑阵列器件(FPGA)的中频移动通信衰落信道模拟系统设计方案,它可以模拟在地面环境下的移动通信传播特性.该系统可以在实验室条件下评估移动通信终端的性能.利用FPGA作为数字信号处理平台来实现可调的衰落带宽以及多径延时.介绍了一个模拟最多三个不同传播路径的典型多径效应模型,通过增加相同的单元数目可以实现更多路径的模拟.该通道衰落模拟系统专为速度达到120km/h以及多径时延达到9μs的移动单元设计.     

机载图像无损/近无损压缩方案及其FPGA实现

根据机载图像压缩和传输的特点,在改进JPEG-LS算法基础上,设计了一种有效的图像无损/近无损压缩方案.该方案由去相关处理、熵编码及压缩位率控制三部分组成.去相关处理部分解决了JPEG-LS预测模型本身的误码扩散问题,熵编码部分使用快速有效的Golomb熵编码器完成对预测误差的编码,同时解决了机载应用中数据传输率恒定条件下压缩码率的控制问题.对压缩算法现场可编程门阵列(FPGA)设计中的一些关键问题也给出了有效的解决途径,从而形成了一套完整、可行的机载图像压缩解决方案.最后通过FPGA实现和验证了压缩方案及逻辑设计的正确性和可行性.      

光学捷联基准导航计算机设计与实现

为满足当前光学捷联基准解算精度高、低功耗、小型化的需求，设计了一种基于现场可编程门阵列（FPGA）和数字信号处理器（DSP）为核心的嵌入式导航计算机。对导航计算机（ENC）硬件设计进行了阐述，并重点研究了导航计算机信息处理模块（MPM）和数据采集通信模块（DCM）的协同使用，充分体现了DSP和FPGA联合使用的优点。其次，研究了基于主惯导航向和计程仪速度组合的Kalman滤波器设计，以解决长时间工作对系统精度的影响。最后，将该导航计算机实际应用于捷联基准中，通过半实物仿真试验，验证了导航计算机硬件方案的可行性和Kalman滤波器设计的合理性。结果表明，基于FPGA和DSP双核的嵌入式导航计算机性能稳定，设计合理，满足光学捷联基准高精度、低功耗的使用要求。     

GPS卫星信号模拟器中频信号处理与实现

利用数字内插、数字滤波、A/D(Analog／Digital)变换等软件无线电方法,建立GPS卫星信号模拟器中频信号处理的数学模型,提出了数字IF(Intermediate Frequency)的实现方法,且在matlab中进行了中频电路建模、优化和验证,完成了从数字基带信号处理到模拟中频信号生成.电路实现时尽量降低信号处理频率,缩小高频信号处理范围.利用verilog在ISE6.3中完成了数字中频模块的设计和仿真,对仿真输出的数字序列进行FFT(Fast Fourier Transform Algorithm)频谱分析,并在FPGA(Field Programmable Gate Arrays)中实现.      

SRAM型FPGA的抗SEU方法研究

通过分析静态随机访问存储器(Static Random Access Memorg,SRAM)型现场可编程门阵列(Field Programable Gate Array,FPGA)遭受空间单粒子翻转(SEU)效应的影响,并比较几种常见的抗SEU技术:三模冗余(Triple Module Redwcdancy,TMR)、纠错码(Error Correction Code,ECC)和擦洗(Scrubbing),提出了一种硬件、时间冗余相结合的基于双模块冗余比较的抗SEU设计方法。在FPGA平台上对线性反馈移位寄存器(Linear Feedback Shift Register,LFSR)逻辑进行软件仿真的抗SEU验证实现,将各种容错设计方法实现后获得的实验数据进行分析比较。结果表明,64阶LFSR的抗SEU容错开销与基于硬件的TMR方法相比,可以节省92%的冗余逻辑资源;与基于时间的TMR相比,附加时间延迟缩短26%。     

基于协议变换的图像采集系统设计

介绍了一个基于高速协议变换的实时图像采集系统,该系统实现了从IEEE1394协议到千兆以太网协议的实时变换,将基于IEEE 1394协议的数字相机发出的图像数据转发到以太网上.系统设计使用了SOPC(System On a Programmable Chip)技术,通过Avalon总线将Nios Ⅱ处理器,千兆网MAC核和自定义的1394芯片接口逻辑等IP组件连接在一起形成主要的硬件电路,结合系统软件设计实现了对高速图像数据的实时转发.系统达到了较好的性能,同时具有集成度高,结构简单和扩展性好的特点,展示了利用SOPC技术解决此类问题的优势.     

面向空间应用高可靠图像数传设备的设计与实现

针对空间高速图像数传任务需求, 设计并实现了一种采用SpaceWire总线传输协议的高速图像数传设备. 该设备的硬件以FPGA为控制核心, 完成对SpaceWire协议芯片的初始化配置、收发数据包处理、中断和异常状态处理等操作. 重点阐述了FPGA的可靠性设计, 包括状态机设计、异步时钟域设计和数据包传输与链路错误的恢复设计. 测试表明该设备能够稳定可靠地实现140 Mbit/s的图像数据传输, 对于链路的突发错误在一定时间内具有错误数据恢复能力, 能够有效保证传输数据的正确性和稳定性.