0.13μm部分耗尽SOI工艺反相器链SET脉宽传播

基于0.13 μm部分耗尽绝缘体上硅（PD-SOI）工艺,设计了一款片上反相器链（DFF）单粒子瞬态（SET）脉宽测试电路并流片实现,SET脉宽测试范围为105~3 150 ps,精度为±52.5 ps。利用重离子加速器和脉冲激光模拟单粒子效应试验装置对器件进行了SET脉宽试验。采用线性能量传输（LET值）为37.6 MeV·cm2/mg的86Kr离子触发了反相器链的三级脉宽传播,利用脉冲激光正面测试器件触发了相同级数的脉宽,同时,激光能量值为5 500 pJ时触发了反相器链的双极放大效应,脉宽展宽32.4%。通过对比激光与重离子的试验结果,以及明确激光到达有源区的有效能量的影响因子,建立了激光有效能量与重离子LET值的对应关系,分析了两者对应关系偏差的原因。研究结果可为其他种类芯片单粒子效应试验建立激光有效能量与重离子LET值的对应关系提供参考。      

脉冲激光模拟空间载荷单粒子效应研究进展

脉冲激光作为模拟测试空间探测载荷半导体器件的单粒子效应现象的一种较新型手段,具有可以定位器件对单粒子效应敏感的具体单元以及动态测试电路系统对单粒子效应的时间响应特性的特点,能够满足工程部门、器件研发部门的不同需求。通过实验与理论研究,建立单粒子锁定与翻转效应的激光阈值能量与重离子LET值的对应关系,解决了脉冲激光模拟测试的激光结果如何定量的关键问题,据此可以定量摸底评估器件的单粒子效应敏感度,使脉冲激光测试载荷的结果更具评价以及指导意义,这对建立统一的脉冲激光单粒子效应评估试验标准以及对脉冲激光试验的推广具有重要意义。空间探测载荷发生单粒子效应后器件功能特性及电路系统的影响、防范单粒子效应电路条件影响的手段下电路系统的抗单粒子效应设计措施是的有效性,以及为空间探测专门研制的抗辐射ASIC电路评价,都需要更加精细的单粒子效应测试方法。通过建立便捷、低成本的脉冲激光定量试验的手段,解决了空间探测载荷上述单粒子效应试验的问题。     

130nm体硅反相器链的单粒子瞬态脉宽特性研究

针对130 nm体硅反相器链,利用脉冲激光和重离子实验研究了目标电路单粒子瞬态（SET）的脉宽特性,并分析了电路被辐射诱发的SET脉宽特性受激光能量、重离子线性能量传递（LET）值、PMOS管栅长尺寸等因素的影响机制。重离子和脉冲激光实验结果类似,均表现为随激光能量、LET值的增加,电路被辐射诱发的SET脉宽逐步增大,且表现出明显的双（多）峰分布趋势,但辐射诱发的SET脉冲个数呈先增加再减少规律。此外,实验结果表明,在不同激光能量、LET值下,PMOS管栅长尺寸影响反相器链SET脉冲的特征不同。当激光能量、LET值较低时,PMOS管栅长尺寸大的电路产生的SET脉宽较大,而当激光能量、LET值较大时,PMOS管栅长尺寸小的电路反而产生更宽的SET脉冲。分析表明,较高激光能量、LET辐照时,寄生双极放大效应被触发可能是导致PMOS管栅长尺寸影响电路SET特征差异的主要原因。      

空间高能粒子与器件布线层核反应后次级粒子LET分布研究

空间高能质子和重离子是导致元器件发生单粒子效应的根本原因,为准确评估元器件在轨遭遇的单粒子效应风险,必须清楚高能质子、重离子与器件材料发生核反应的物理过程及生成的次级重离子LET（Line EnergyTransfer）分布规律。针对典型CMOS工艺器件模拟计算了不同能量质子和氦核粒子在器件灵敏单元内产生的反冲核、平均能量及线性能量转移值,并分析了半导体器件金属布线层中重金属对次级重离子LET分布的影响规律。计算结果表明：高能粒子与器件相互作用后产生大量次级重离子,且高能质子作用后产生的次级粒子的LET值主要分布为0～25MeV·cm²/mg;高能氦核粒子作用后产生的次级粒子的LET值主要分布为0～35 MeV·cm²/mg;有重金属钨（W）存在时能提高次级粒子的LET值,增加了半导体器件发生单粒子效应的概率,该研究结果可为元器件单粒子效应风险分析、航天器抗单粒子效应指标确定提供重要依据。     

脉冲激光诱发130nm体硅CMOS器件的单粒子闩锁效应

基于130nm体硅CMOS工艺，设计了具有不同阱/衬底接触与MOS管有源区间距、NMOS有源区与PMOS有源区间距的反相器链，利用脉冲激光试验开展了不同设计和不同工作电压下CMOS电路的单粒子闩锁效应敏感性研究.结果表明，随着阱/衬底接触与MOS管有源区的间距减小，以及NMOS与PMOS有源区间距的增大，电路抗SEL效应能力增强.此外，不同工作电压下电路的SEL效应规律表明，电压越大，反相器电路的SEL电流越大，且随着阱/衬底接触与MOS管有源区间距的减小以及NMOS与PMOS有源区间距的增大，电路出现SEL效应的开启电压增大.结合CMOS中寄生结构和单粒子闩锁效应触发机制，分析了相关因素影响电路单粒子闩锁效应敏感性的内在机制.      

真空强电磁场环境下铝的二次电子倍增规律

针对卫星表面受强电磁环境的影响导致的充放电问题，采用1D3V的粒子网格（PIC）方法对卫星表面铝材料在空间强电磁环境作用下的二次电子倍增作用规律进行研究。结果表明：星表铝材料在不同微波幅值、不同频率下的二次电子倍增效应存在“最易”倍增区间；二次电子倍增规律表现为在特定频率下，铝的二次电子倍增随着微波电场幅值的增大先增强后降低，表现出最佳倍增区间的效应；在特定幅值下，铝的二次电子倍增效应也会先增强后降低，但是整体表现出低频时倍增强，高频时抑制倍增的效应。     

SRAM型FPGA单粒子翻转效应加固方法

应用重离子加速器和皮秒脉冲激光器开展Virtex-Ⅱ FPGA（Field Programmable Gate Array）单粒子效应加固方法有效性研究.实验结果表明,同时应用三模冗余和动态刷新加固方法能够完全纠正单粒子效应产生的功能错误.实验获得数据加密算法在不同单粒子效应加固方法下功能错误截面,发现少量的存储位翻转就可以导致程序功能错误;程序功能对存储位翻转较敏感.分析Virtex-Ⅱ FPGA不同加固方法在不同卫星轨道的有效性,同时应用动态刷新和三模冗余加固方法,可以完全校正由于存储位翻转造成的功能错误.重离子加速器和脉冲激光器实验结果同时表明,脉冲激光可以模拟重离子加速器研究单粒子效应加固方法有效性.     

Boost电路开关瞬间电压尖峰产生机理及抑制方法

Boost变换器常用作两级式逆变器的前级升压电路，由于电路中寄生参数的存在，开关瞬间输出电压叠加有瞬态尖峰，降低了波形质量，甚至影响逆变器的正常工作。为了抑制直流环节电压尖峰，研究了Boost电路开关瞬态过程，针对瞬态电路开关特性和开关器件工作状态，建立了基于金属氧化物半导体场效应晶体管（MOSFET）和肖特基二极管（SBD）的换流单元的解析模型，进一步分析了不同寄生参数对开关瞬态电流特性的影响，以及导致电压尖峰的机理等。仿真分析了寄生参数与输出电压尖峰大小的关系，提出了“减缓开关速度”和“降低输出端寄生电感”2种从源头抑制输出电压尖峰的方法。仿真和实验表明，这2种抑制方法能够有效减小电压尖峰，提高Boost电路的输出电压性能。      

CMOS器件单粒子效应电荷收集机理

针对90 nm CMOS（Complementary Metal Oxide Semiconductor）工艺,采用三维数值模拟方法,研究了反相器中NMOS（Negative channel-Metal-Oxide-Semiconductor）晶体管与PMOS（Positive channel-Metal-Oxide-Semiconductor）晶体管的单粒子瞬变（SET,Single Event Transient）电流脉冲,深入分析了PMOSFET（Positive channel-Metal-Oxide-Semiconductor Field-Effect Transistor）与NMOSFET（Negative channel-Metal-Oxide-Semiconductor Field-Effect Transistor）发生单粒子效应时电荷输运过程和电荷收集机理.研究结果表明,由于电路耦合作用,反相器中晶体管的电荷收集与单个晶体管差异显著;反相器中PMOS晶体管电荷收集过程中存在寄生双极放大效应,NMOS晶体管中不存在寄生双极放大效应;由于双极放大效应,90 nm工艺下PMOS晶体管产生的SET电压脉冲比NMOS晶体管产生的电压脉冲持续时间更长,进而导致PMOS晶体管的SET效应更加敏感.研究结果为数字电路SET的精确建模、进行大规模集成电路SET效应模拟提供了参考依据.      

空间粒子环境对单粒子效应影响的比较

空间的高能重离子和高能质子都能引起单粒子效应。几种典型环境中的重离子和质子对不同器件单粒子效应的影响的比较表明，在地磁捕获质子强度较大的区域，捕获质子对单粒子效应的作用必须考虑；而在该区域以外，对单粒子效应的发生有显著影响的是宇宙射线的重离子而不是占绝大多数的质子。     

基于脉冲激光定位的SRAM单粒子闩锁事件率预估

器件单粒子闩锁效应(SEL)预估方法一般是建立在只有一个敏感体积单元的长方体(RPP)模型上,静态随机存储器(SRAM)单粒子闩锁敏感区的定位试验结果表明敏感体积单元不仅有一个.利用脉冲激光定位SRAM K6R4016V1D单粒子闩锁效应敏感区的试验结果对器件在轨SEL事件率进行了修正计算.首先利用脉冲激光定位SRAM SEL敏感区,获得敏感区的分布情况,并确定整个器件敏感体积单元的数量.然后针对不同的空间轨道、辐射粒子以及敏感体积厚度和敏感体积单元数进行了相应的器件SEL事件率计算,并对计算结果进行了分析讨论.结果表明,重离子引起的SEL事件率随敏感体积单元数量的增大而减小;修正敏感体积单元数量对预估质子引起的SEL事件率非常必要,否则将会过高评估质子直接电离作用对SEL事件率的贡献.      

Calculation of flood hydrographs using Landsat-derived land-use information in the Dreisam watershed,South-West Germany

Flood calculations in a watershed in South-West Germany have been carried out using a geographical data base including land-use, soil information and slope with a resolution of 64×104 m. The land-use information is result of a maximum-likelihood classification of MSS-data. As model for the calculation of the flood hydrographs the SCS-TR 20 was used. The single event calculations as well as the calculations using 24h rainfall of different return periods match the measured hydrographs well. The effect of a possible deforestation of the area due to forest damages has been simulated using 5 different scenarios. According to the simulations a total deforestation causes a 100 year peak discharge 5 times as high as with the current forest distribution.     

新型脉冲电子束焊接偏压电源设计

开发了一种由偏压基值产生电路和偏压脉冲产生电路组成的新型脉冲电子束焊接偏压电源,该偏压电源装置能够实现直流偏压和脉冲偏压自由切换,即在同一套装置上既能够实现常规连续束流电子束焊接,又能够实现脉冲电子束流焊接.偏压基值产生电路控制偏压脉冲基值,偏压脉冲产生电路分别控制偏压脉冲峰值、偏压脉冲频率和偏压脉冲占空比.偏压电源的脉冲频率、占空比、脉冲基值和脉冲峰值均可调节,对应实现脉冲束流的脉冲频率、占空比和脉冲峰值调节.试验证明在平均束流焊透相同材料时,相比连续束流电子束焊接,脉冲电子束焊接热输入减少,焊缝宽度有减少趋势.     

平面感应式脉冲等离子体推力器高速脉冲气体供给阀的试验验证

摘要： 本文针对国防科技大学的平面感应脉冲等离子体推力器（IPPT）原型机，设计了一种基于感应涡流斥力原理的快速脉冲气体供给阀.该阀采用截锥型铍青铜簧片作为执行构件，依靠簧片开启过程中弹性变形产生的弹力提供闭合所需回复力，避免了使用额外的回复力机构,使阀整体结构得到极大简化.性能测试结果表明，该阀的动作延迟时间小于35 μs.在阀腔气体压力为100 kPa时，最大单脉冲供气量为2.5 mg.响应特性和供气量特性均满足目前IPPT原型机的需求.此外，该阀可通过调节初始充电电压和阀腔气体压力实现供气量调节.该阀可以为后续推力器原型机多工况性能试验提供有力支持.     

CMOS电路瞬态电流测试及其解析模型研究

CMOS电路瞬态电流（IDDT）测试技术,在超高速高可靠芯片故障诊断领域有着良好的应用前景。由于芯片的集成度和工作速度越来越高,IDDT迅速增长,降低了其性能和可靠性,研究IDDT快速准确计算方法具有较强的应用需求。介绍了CMOS电路IDDT测试技术的发展及其基本原理和方法,深人分析了CMOS电路电流成份和特性,利用PSPICE及MOSFET仿真模型,建立了具有较高精度的瞬态电流解析模型。提出撬杠电流（“crow—bar”）相对于电容充电电流,在高速下不仅不小,甚至可能更大,在电流分析时不可忽略。     

一种低成本UHF RFID芯片集中CP测试方法

随着电子产品日新月异的发展,在产品品质提高的同时,产品价格的下降也越来越被消费者重视。为了降低电子产品的价格,首先需要降低核心芯片的生产成本。UHF RFID芯片的设计成本很低,因此测试成本在芯片生产成本中占有很大比重。为此,提出了一种新颖的集中CP测试方案来降低芯片CP测试的成本。与最基本的8 芯片同测方案相比,不仅芯片面积变小,单组集中CP测试方案可对测试时间至少优化68%。如果单个测试单元的芯片个数改变,或者同时采用多组同测,还可以进一步降低测试成本,增强产品的市场竞争力。