CMOS器件单粒子效应电荷收集机理

针对90 nm CMOS（Complementary Metal Oxide Semiconductor）工艺,采用三维数值模拟方法,研究了反相器中NMOS（Negative channel-Metal-Oxide-Semiconductor）晶体管与PMOS（Positive channel-Metal-Oxide-Semiconductor）晶体管的单粒子瞬变（SET,Single Event Transient）电流脉冲,深入分析了PMOSFET（Positive channel-Metal-Oxide-Semiconductor Field-Effect Transistor）与NMOSFET（Negative channel-Metal-Oxide-Semiconductor Field-Effect Transistor）发生单粒子效应时电荷输运过程和电荷收集机理.研究结果表明,由于电路耦合作用,反相器中晶体管的电荷收集与单个晶体管差异显著;反相器中PMOS晶体管电荷收集过程中存在寄生双极放大效应,NMOS晶体管中不存在寄生双极放大效应;由于双极放大效应,90 nm工艺下PMOS晶体管产生的SET电压脉冲比NMOS晶体管产生的电压脉冲持续时间更长,进而导致PMOS晶体管的SET效应更加敏感.研究结果为数字电路SET的精确建模、进行大规模集成电路SET效应模拟提供了参考依据.      

基于脉冲激光定位的SRAM单粒子闩锁事件率预估

器件单粒子闩锁效应(SEL)预估方法一般是建立在只有一个敏感体积单元的长方体(RPP)模型上,静态随机存储器(SRAM)单粒子闩锁敏感区的定位试验结果表明敏感体积单元不仅有一个.利用脉冲激光定位SRAM K6R4016V1D单粒子闩锁效应敏感区的试验结果对器件在轨SEL事件率进行了修正计算.首先利用脉冲激光定位SRAM SEL敏感区,获得敏感区的分布情况,并确定整个器件敏感体积单元的数量.然后针对不同的空间轨道、辐射粒子以及敏感体积厚度和敏感体积单元数进行了相应的器件SEL事件率计算,并对计算结果进行了分析讨论.结果表明,重离子引起的SEL事件率随敏感体积单元数量的增大而减小;修正敏感体积单元数量对预估质子引起的SEL事件率非常必要,否则将会过高评估质子直接电离作用对SEL事件率的贡献.      

130nm体硅反相器链的单粒子瞬态脉宽特性研究

针对130 nm体硅反相器链,利用脉冲激光和重离子实验研究了目标电路单粒子瞬态（SET）的脉宽特性,并分析了电路被辐射诱发的SET脉宽特性受激光能量、重离子线性能量传递（LET）值、PMOS管栅长尺寸等因素的影响机制。重离子和脉冲激光实验结果类似,均表现为随激光能量、LET值的增加,电路被辐射诱发的SET脉宽逐步增大,且表现出明显的双（多）峰分布趋势,但辐射诱发的SET脉冲个数呈先增加再减少规律。此外,实验结果表明,在不同激光能量、LET值下,PMOS管栅长尺寸影响反相器链SET脉冲的特征不同。当激光能量、LET值较低时,PMOS管栅长尺寸大的电路产生的SET脉宽较大,而当激光能量、LET值较大时,PMOS管栅长尺寸小的电路反而产生更宽的SET脉冲。分析表明,较高激光能量、LET辐照时,寄生双极放大效应被触发可能是导致PMOS管栅长尺寸影响电路SET特征差异的主要原因。      

0.13μm部分耗尽SOI工艺反相器链SET脉宽传播

基于0.13 μm部分耗尽绝缘体上硅（PD-SOI）工艺,设计了一款片上反相器链（DFF）单粒子瞬态（SET）脉宽测试电路并流片实现,SET脉宽测试范围为105~3 150 ps,精度为±52.5 ps。利用重离子加速器和脉冲激光模拟单粒子效应试验装置对器件进行了SET脉宽试验。采用线性能量传输（LET值）为37.6 MeV·cm2/mg的86Kr离子触发了反相器链的三级脉宽传播,利用脉冲激光正面测试器件触发了相同级数的脉宽,同时,激光能量值为5 500 pJ时触发了反相器链的双极放大效应,脉宽展宽32.4%。通过对比激光与重离子的试验结果,以及明确激光到达有源区的有效能量的影响因子,建立了激光有效能量与重离子LET值的对应关系,分析了两者对应关系偏差的原因。研究结果可为其他种类芯片单粒子效应试验建立激光有效能量与重离子LET值的对应关系提供参考。      

脉冲激光模拟空间载荷单粒子效应研究进展

脉冲激光作为模拟测试空间探测载荷半导体器件的单粒子效应现象的一种较新型手段,具有可以定位器件对单粒子效应敏感的具体单元以及动态测试电路系统对单粒子效应的时间响应特性的特点,能够满足工程部门、器件研发部门的不同需求。通过实验与理论研究,建立单粒子锁定与翻转效应的激光阈值能量与重离子LET值的对应关系,解决了脉冲激光模拟测试的激光结果如何定量的关键问题,据此可以定量摸底评估器件的单粒子效应敏感度,使脉冲激光测试载荷的结果更具评价以及指导意义,这对建立统一的脉冲激光单粒子效应评估试验标准以及对脉冲激光试验的推广具有重要意义。空间探测载荷发生单粒子效应后器件功能特性及电路系统的影响、防范单粒子效应电路条件影响的手段下电路系统的抗单粒子效应设计措施是的有效性,以及为空间探测专门研制的抗辐射ASIC电路评价,都需要更加精细的单粒子效应测试方法。通过建立便捷、低成本的脉冲激光定量试验的手段,解决了空间探测载荷上述单粒子效应试验的问题。     

空间高能粒子与器件布线层核反应后次级粒子LET分布研究

空间高能质子和重离子是导致元器件发生单粒子效应的根本原因,为准确评估元器件在轨遭遇的单粒子效应风险,必须清楚高能质子、重离子与器件材料发生核反应的物理过程及生成的次级重离子LET（Line EnergyTransfer）分布规律。针对典型CMOS工艺器件模拟计算了不同能量质子和氦核粒子在器件灵敏单元内产生的反冲核、平均能量及线性能量转移值,并分析了半导体器件金属布线层中重金属对次级重离子LET分布的影响规律。计算结果表明：高能粒子与器件相互作用后产生大量次级重离子,且高能质子作用后产生的次级粒子的LET值主要分布为0～25MeV·cm²/mg;高能氦核粒子作用后产生的次级粒子的LET值主要分布为0～35 MeV·cm²/mg;有重金属钨（W）存在时能提高次级粒子的LET值,增加了半导体器件发生单粒子效应的概率,该研究结果可为元器件单粒子效应风险分析、航天器抗单粒子效应指标确定提供重要依据。     

电喷雾推力器结构参数与束流引出效率分析

为了改善电喷雾推力器性能，提高束流引出效率，使用COMSOL软件对电喷雾推力器不同结构参数下的电场分布与发射粒子轨迹进行了仿真，结果表明在引出电压一定的情况下，发射极尖端场强受发射极结构参数影响明显，随发射极棱条宽度及棱条间距的增大而增大；引出栅极结构对束流引出效率影响显著，扩张孔结构的引出效率优于直孔结构，引出栅孔的宽度增大也有利于引出效率的提高；两极间距对引出效率也有较大影响，减小两极间距有利于提高引出效率；横向装配误差会明显影响发射粒子的运动轨迹，但对引出效率的影响不大.     

Flash芯片电流“尖峰”现象的脉冲激光试验

利用皮秒脉冲激光单粒子效应试验装置研究了一款宇航级Flash芯片的电流“尖峰”（HCS）现象。利用激光准确定位的特点，确定电流“尖峰”是由芯片的电荷泵单元充放电引起的，不同的激光能量、入射位置会触发不同频率、相同幅值的电流“尖峰”现象，虽然电流“尖峰”发生的瞬间电流增大的现象与单粒子锁定效应表现一致，但机理完全不同。当激光能量足够高（对应于重离子LET值99.8 MeV·cm2/mg）时，在电荷泵的同一个敏感位置累积多次辐照不断触发芯片发生电流“尖峰”，芯片会因多次充放电而损坏。      

14 nm pFinFET器件抗单粒子辐射的加固方法

为探究先进互补金属氧化物半导体（CMOS）工艺在空间应用中的可靠性问题，研究14 nm工艺下P型沟道鳍式场效应晶体管(pFinFET)器件中的抗单粒子瞬态(SET)加固策略。通过在器件中插入平行于鳍方向的重掺杂N型沟槽(Ntie)和P型沟槽(Ptie)来减缓SET的影响。三维TCAD仿真结果表明：加固之后器件的抗SET特性和沟槽本身的偏置条件相关。当重掺杂沟槽处于零偏状态时，抗辐射加固的性能最好，SET脉冲宽度降低程度可达40%左右；然而，当处于反偏状态时，由于特殊的电荷收集过程的存在，使得SET脉冲幅度反而会明显增大，脉冲宽度减小程度并不明显。此外，还研究沟槽面积、间距及掺杂浓度对pFinFET中的SET脉冲宽度的影响，得到提高抗SET效果的加固方法。     

转盘轴承集聚效应分析及其对回转性能的影响

针对航天发射台转盘轴承工作时出现滚动体集聚导致摩擦力矩增大的问题，研究转盘轴承中滚动体之间间隙变化对集聚效应的影响。通过对典型工位处进行有限元分析，对比不同接触类型转盘轴承的滚道变形和滚动体接触作用力的分布规律。在确定滚动体与隔离块的几何关系后，进一步分析了滚道变形和滚动体接触作用力的时变性对滚动体间隙变化的影响，并将间隙变化和集聚效应建立了联系。有限元计算得到的发射台框架变形与实验测量数据一致，验证了有限元计算的可靠性。仿真结果显示，由于下滚道发生轴向变形，滚动体在运动过程中不断交替进行“爬坡”和“下坡”；滚道径向变形导致滚动体之间增大了较多的间隙；各滚动体的驱动摩擦力不断变化，运动状态具有时变性，当转盘轴承中间隙增加时，运动状态不断变化的滚动体导致增加的间隙出现累积，引起滚动体集聚。为消除滚动体集聚效应，探索其对摩擦力矩的影响，进行了对比实验。结果表明:集聚效应导致发射台的摩擦力矩增加，且变化剧烈。      

一种有电压补偿电路的高性能低压CFOA及其小信号分析

提出了一种新型的电流反馈型运算放大器,该电路所具有的电压补偿电路克服了以往基于CMOS的CFOA两个输入端静态条件下不平衡的缺点,NMOS与PMOS互补的输入结构提高了电路的信噪比。采用0．6μm工艺参数（低阈值）,1．5V电源电压,利用HSPICE进行了仿真,获得了4．95mW的功耗,4．5kΩ的输入电阻,53．5°的相位裕度以及与增益无关的带宽和极大的转换速率。     

Boost电路开关瞬间电压尖峰产生机理及抑制方法

Boost变换器常用作两级式逆变器的前级升压电路，由于电路中寄生参数的存在，开关瞬间输出电压叠加有瞬态尖峰，降低了波形质量，甚至影响逆变器的正常工作。为了抑制直流环节电压尖峰，研究了Boost电路开关瞬态过程，针对瞬态电路开关特性和开关器件工作状态，建立了基于金属氧化物半导体场效应晶体管（MOSFET）和肖特基二极管（SBD）的换流单元的解析模型，进一步分析了不同寄生参数对开关瞬态电流特性的影响，以及导致电压尖峰的机理等。仿真分析了寄生参数与输出电压尖峰大小的关系，提出了“减缓开关速度”和“降低输出端寄生电感”2种从源头抑制输出电压尖峰的方法。仿真和实验表明，这2种抑制方法能够有效减小电压尖峰，提高Boost电路的输出电压性能。      

电离辐射对部分耗尽SOI器件关态电流的影响

针对辐射前后环栅与条栅结构部分耗尽绝缘体上硅(SOI,Silicon On Insulator)器件关态电流的变化展开实验,研究结果表明辐射诱使关态电流增加主要取决于侧壁泄漏电流、背栅寄生晶体管导通、带-带隧穿与背栅泄漏电流的耦合效应.在条栅结构器件中,辐射诱生场氧化层固定电荷将使得器件侧壁泄漏电流增加,器件前、背栅关态电流随总剂量变化明显;在环栅结构器件中,辐射诱使背栅晶体管开启将使得前栅器件关态电流变大,而带-带隧穿与背栅泄漏电流的耦合效应将使得器件关态电流随前栅电压减小而迅速增加.基于以上结果,可通过改良版图结构以提高SOI器件的抗总剂量电离辐射能力.     

低压NMOS衬底偏置折叠级联输入Gilbert混频器

利用衬底偏置技术和折叠级联输入的方法,采用SMIC 0.18 μm CMOS工艺,解决了在0.8 V电源电压下输入管和开关管的"堆叠"问题,实现了一种低压N沟道金属-氧化物-半导体场效应晶体管衬底偏置折叠级联输入Gilbert混频器,用于某双系统接收机.以其中的GPS(Global Position System)系统为例:射频信号、本振信号和中频信号分别为1575.42MHz,1570MHz和5.42MHz.测试表明:该混频器变频增益超过15.66dB,双边带噪声系数为16.5dB,输入1dB压缩点约为-10dBm,在0.8V的电源电压条件下,消耗功率约为1.07mW.该混频器功耗低、增益高、线性度好,可用于航空航天领域的电子系统.      

一种超低压超低耗NMOS衬底偏置混频器

使用两对NMOS管和衬底偏置技术,采用SMIC 0.18μm CMOS工艺,为卫星导航双系统兼容接收机的射频集成电路芯片设计了一种超低压、超低耗NMOS衬底偏置混频器(NBBM,NMOS Bulk-Biased Mixer).以其中的GPS系统为例:射频信号、本振信号和中频信号分别为1575.42MHz,1570MHz和5.42MHz.测试表明:在1V电源电压下,驱动差分负载阻抗1000Ω时,混频器消耗电流约为1.37mA,变频增益( G_C )超过2.11dB,输入1dB压缩点( P _in-1dB)约为-13dBm;若加入运放驱动,变频增益可超过14dB,但会带来线性度的降低、功耗以及面积的增加.     

150kV/30kW逆变式电子束焊接高压电源设计

针对150kV/30kW电子束焊接高压电源高电压、大功率输出的要求,低压电路采用IGBT (Insulated Gate Bipolar Transistor)逆变隔离直流电源与逆变全桥串联的主电路拓扑,高压电路由3组升压变压器与10倍压整流电路的串联结构并联组成;设计了高压采样电路、束流采样电路,以及双闭环控制电路.基于上述技术,实现了150kV/30kW高电压大功率输出.实验结果表明高压加速电源的输出线性度和束流输出线性度较好,同时高压稳定度和束流稳定度均在0.5%左右,能够满足电子束焊接的要求.     

晶体管老化筛选设备计量参数的校准

晶体管老化筛选设备是对大功率、小功率三极管（NPN、PNP型）、二极管等电子元器件进行老化筛选的计量装置。通过对被筛选的晶体管施加电压、电流等影响量来对晶体管的可靠性进行检查。介绍了老化筛选装置输出的基极电压、集电极电压、集电极电流等参数的校准方法以及对同一个参数采用不同校准方法的比较研究。     

考虑寄生参数的集成电路ESD损伤仿真方法

在传统的基于设计电路的ESD (Electro-Static Discharge)损伤仿真中,通常不考虑版图物理结构的影响,其仿真结果往往与实际损伤情况出现较大偏差,因此提出了一种考虑版图设计中寄生参数的集成电路ESD损伤的仿真方法.首先给出了仿真应用的具体分析流程.然后按照经验公式提取法明确了各种寄生参数的计算模型.最后,以集成运算放大器LM741为例,对其进行了ESD损伤模拟,再通过击打实验、失效定位与电性能测试,结果表明:仿真与实验结果具有较好的一致性,验证了该方法的有效性.