基于FPGA无人机影像快速低功耗高精度三维重建

现有无人机（UAV）影像三维重建方法在功耗、时效等方面无法满足移动终端对低功耗、高时效的需求。为此,在有限资源FPGA平台下,结合指令优化策略和软硬件协同优化方法,提出一种基于FPGA高吞吐量硬件优化架构的无人机航拍影像快速低功耗高精度三维重建方法。首先,构建多尺度深度图融合算法架构,增强传统FPGA相位相关算法对不可信区域的鲁棒性,如低纹理、河流等区域。其次,结合高并行指令优化策略,提出高性能软硬件协同优化方案,实现多尺度深度图融合算法架构在有限资源FPGA平台的高效运行。最后,将现有CPU方法、GPU方法与FPGA方法进行综合实验比较,实验结果表明:FPGA方法在重建时间消耗上与GPU方法接近,比CPU方法快近20倍,但功耗仅为GPU方法的2.23%。      

LZMA压缩算法FPGA硬件实现

LZMA(Lempel Ziv Markov-chain Algorithm)无损压缩算法在进行数据压缩时速度慢且占用大量的CPU(Central Processing Unit)资源,不能满足实时系统的要求.在改进算法的基础上,采用FPGA(Field Programmable Gate Array)设计了一个LZMA压缩算法硬件加速电路.该电路由LZ77压缩控制器、区间编码控制器和数据读出控制器组成,采用数据乒乓结构、高性能并行匹配结构和流水线处理结构等多种方法提高了LZMA压缩算法的速度,在支持标准LZMA压缩文件格式的同时,将压缩速度提升到近125 Mb/s,相比基于软件的LZMA算法加速10倍,每个时钟处理的相对数据加速近200倍.最后通过基于Virtex-6 FPGA的ML605开发平台验证了硬件加速电路的正确性和可行性.      

一种图像缩放算法的SoC协同加速设计方法

针对无人机自主着陆的跑道检测、识别、跟踪等视觉算法中需要对大量图像进行缩放处理以便后续计算,但又对实时性要求比较高的情况,根据输入输出像素点的映射关系提出了一种适用于硬件加速的图像缩放算法,简化算法结构的同时利用现场可编程门阵列进行模块硬件功能的设计对算法加速,并采用软硬件协同的体系结构搭建实时图像处理系统。实验结果表明,该缩放算法处理精度高、耗时少,且用硬件逻辑实现后,可以进一步提速171倍,硬化后的系统可以通过摄像头获取图像数据,实时处理后在显示器中显示,达到30帧/s的处理速度,可以应用于实时性要求较高的图像处理算法中。      

CAS-DIS数字电离层测高仪系统研制

提出了将射频直接采样数字化的接收方式应用于数字电离层测高仪系统的设计方案, 并详细介绍了该方案在CAS-DIS (Chinese Academy of Sciences, Digital Ionosonde)电离层测高仪系统的应用, 给出了CAS-DIS电离层测高仪在中国武汉电离层探测标校试验场和武汉-北京斜向电离层探测系统中的实验结果. 观测结果表明, 采用本文提出的数字化方案设计的电离层测高仪系统性能优越, 且可以分别工作在垂直和斜向探测模式, 满足了电离层探测的多种应用需求.      

一种基于FPGA的图像自动增强算法与实现

图像灰度分布不均匀是影响画质的重要因素，集中表现在对空间场景成像时，图像中存在大量过亮或过暗的区域.同时，算法的实时性和嵌入式平台的可实现性是设计实现空间应用载荷需要着重考虑的问题.针对上述问题，提出一种适合于FPGA实现的图像自动增强算法.算法以分段线性变换方法为基础，采用K均值聚类对视频图像的灰度直方图进行动态的区间划分；构建分段函数系数与直方图之间的定量关系，自动计算线性变换系数；采用高效的并行流水线结构设计，实现了基于FPGA的硬件处理系统.仿真和成像试验结果表明，该FPGA硬件系统实时性好，适应性强，针对不同的场景均取得较好的处理效果，具有广阔的应用前景.      

科氏质量流量计全数字闭环系统的设计与实现

科氏质量流量计(CMF,Coriolis Mass Flowmeter)全数字闭环系统,采用现场可编程门阵列(FPGA,Field Programmable Gate Array)和现代数字信号处理方法对CMF传感器进行稳定精确的闭环控制,实时性和精度较高.以高速并行器件FPGA为运算和控制核心,在相位控制中引入FIFO(First In First Out)组件,通过控制FIFO的读、写请求信号来改变时间差,实现对拾振和激励信号的相位差准确、稳定的控制;采用不连续和连续幅值控制相结合的非线性幅值控制方法,快速、准确地设定幅值,适应性强,实现对拾振信号幅值的良好控制,并控制拾振信号以稳定的幅值输出,提高CMF的测量精度和稳定性.实流标定对比实验结果表明:CMF数字闭环在零点稳定性、动态响应特性和重复性方面都优于模拟闭环,并在一定程度上提高了CMF的测量精度.      

基于数据融合的MEMS阵列加速度传感器实现方法

针对单MEMS加速度计性能有限无法满足实际工程中日益复杂且严苛的检测需求的问题,提出了一种基于数据融合的MEMS阵列加速度传感器实现方法。首先,设计了MEMS阵列加速度传感器的系统架构,并分析了对数据融合算法的技术需求;然后,针对已有的数据融合技术无法满足MEMS阵列加速度传感器的精度与实时性要求的问题,提出了基于离散对数映射的自整定加权融合算法,在此基础上,设计了MEMS阵列加速度传感器的仿真验证方案。仿真实验结果表明,提出的方法通过三个不同范围MEMS加速度计的阵列集成提高了信号检测能力,相比于最优拼接法其平均损失降低了6.1%,且融合数据精度优于各个加速度传感器的原始仿真数据,是高性能MEMS阵列加速度传感器的有效实现方案。     

影像增强器DR/CT系统像场畸变快速校正

以XRS-152/153影像增强器DR/CT成像系统为研究对象,在分析其输出像场畸变特性的基础上,从校正精度和校正实时性要求出发,采用空间坐标多项式变换方法进行畸变校正.同时,为了解决畸变校正算法计算量大、运算速度慢的问题,利用可编程图形处理单元(GPU, Graphic Processing Unit)并行计算和高速浮点计算特性,将图像映射为GPU中的纹理,采用多线程并行计算,使得校正算法在GPU中加速执行.实验结果表明,本方法能有效实现畸变图像的校正,GPU加速方法可以在不损失图像信息的前提下,实现实时校正.     

A new approach for pulse amplitude measurement using Lagrange’s interpolation for radiation or particle detectors

In radiation detector signal processing, usually, the charge-sensitive preamplifier converts the small charge signal coming from the semiconductor-based detector into voltage form and then the signal is further amplified to measure the energy of the incoming radiation. The voltage pulse from a charge-sensitive preamplifier (CSPA) is amplified using a shaping amplifier which reduces the signal bandwidth. To achieve better energy resolution, precise measurement of the peak amplitude of shaping amplifier output is required. The signal processing methods are available in which the signal from the charge-sensitive preamplifier can be directly digitized using high-speed Analog to Digital Converters (ADC), and then further signal processing such as gain and shaping is carried out inside the Field Programmable Gate Arrays (FPGA). For multiple detector systems, digital signal processing methods are quite difficult to implement in Field Programmable Gate Arrays (FPGA). In this context, The development of an alternative technique is initiated that uses a charge-sensitive preamplifier, shaping amplifier, low sampling analog-to-digital converter, and FPGA, where LaGrange’s interpolation technique is implemented in FPGA to precisely measure the peak of the analog pulse. In this paper, the comparison of the proposed method with other pulse amplitude measurement techniques is discussed. Results show that the implemented technique gives similar energy resolution compared to digital pulse processing and standard peak detector-based techniques.     

基于FPGA的柔性机械臂多路无刷直流电机控制系统设计

针对柔性机械臂一般为超冗余机械臂，需要多个无刷直流电机驱动各个关节的运动，传统的数字信号处理（DSP）芯片、单片机用户接口有限，无法同时驱动十几个无刷直流电机运动，并且采用传统的PID算法控制精度较低，不适应于高精度柔性负载的控制。本文提出采用现场可编程逻辑门阵列（FPGA）芯片实现柔性机械臂多路无刷直流电机的控制，设计出改进型神经元自适应PID控制器，有效提高各关节电机的位置跟踪精度和抗柔性负载扰动能力，同时完成了规划位置的直线插补、多路电机母线电流采集、多路电机旋变位置信号采集处理。并在柔性机械臂原理样机中进行了验证，设计的驱动控制器能使得每个关节电机定位精度优于0.2°，各关节的无刷直流电机同步性、协调性良好。