合格的Sanders航空电子学计算机

Sanders HSM—1750A 计算机是设计用于机载电子战系统和其它军事应用的,这台计算机已成功地实现了美空军验证软件测试并且完全符合 MILSTD-1750A(注释1)。据称,HSH-1750A 使用多级流水线,其速度达到每秒178万条指令(使用     

一种新型航空电子MIL-STD-1750A ISA型协处理器板

一种新型的与IBMPO/XT/AT相兼容的协处理器板可以全部执行航空电子MIL-STD1750A指令系统结构(ISA)。Sabtech工业部门的AT1750A协处理器板使用了15兆赫     

RISC处理机对MiL-STD-1750A运算的支援

在以MIL-STD-1750A或减化指令系统计算机方式运算时,UT1750AR RTSC微处理机在芯片上支援MIL-STD-1750A32位浮点运算和48位扩充精度和浮点运算。该芯片可提供64000字     

军用486微处理机

Intel 公司军用486微处理机是一种25MHZ 的32位微处理机,它有一百多万晶体管,在芯片上把超高速缓存、浮点硬件和存储管理集成在一起.在一个周期内它可频繁地执行已用的指令,并使用多个处理机为系统提供指令和硬件.该处理机在     

采用军用标准1750A指令系统的CMOS/SOS 3芯片系统与4芯片系统的辐射护措施

本文描述了一种实现军用标准1750A指令系统的CMOS/SOS辐射保护芯片系列。已经研制出了这种芯片系列的两种模式:一种3芯片系列,包括一个控制部件(CU),一个执行部件(3U),一个中断控制部件(ICU);一种4芯片兆辐射保护系列,它要求使用两个采用兆辐射保护的CU芯片,一个执行部件芯片和一个中断控制芯片。已经制造出了芯片样机,预计1983年6月设计出全功能样机。1984年中期进行批量生产。执行速度为940千次运祘/秒(DAIS),计划1985年使用2.5μ特征型号来代替单个芯片。使用单一电源期望达到4-6百万次:运祘/秒吞吐量。     

美国航空电子系统将采用32位微处理机芯片

美国航空航天厂商已开始在航空电子系统中采用具有 RISC 结构的32位微处理机芯片。这种芯片具有比16位微处理机高4倍的功能.未来会获得更广泛的应用。RISC 可使微处理机在尽可能短的时间周期内执行尽可能多的指令,平均     

用网状连接的细胞自动机探测亚象素弱目标

现代的细胞自动机,例如一个全配置的CM2(连接机2型)有65536个处理单元(PE),每秒可以进行0.2万亿次的1位加法。本文介绍的这种计算结构是一个每秒可操作2亿次的机器。但是一般的细胞自动机的内存有限,每个处理单元最多只有8K字节。因此,尽管其I/O速率达到每秒100M比特,但访问处理器外部存储器中1位的时间比访问内存的时间要长100倍。军用细胞自动机,如MilDAP和GAPP,内存更有限,每个PE分别只有128个和16个字节的内存量。但是利用新的、基于二进制排序滤波理论的信号处理方法,这种机器能有效地用于亚象素弱目标探测。利用二进制排序滤波器,MilDAP能以每秒钟10帧到40帧的速率,监视100万到400万条潜在的目标轨迹,在高斯白噪声条件下,可以提供6dB的处理增益。GAPP可以在216×384个探测器上,以每秒14000帧的速率监视370万条目标轨迹;用分时工作方式,在432×768个探测器上,可以每秒24帧的速率,监视1500万条目标轨迹。本文讨论了威胁目标的特殊情况,以及在多维坐标系中使用多维二进制排序滤波的几种细胞自动机结构。     

美国军用标准十六位计算机指令系统结构

MIL-STD-1750A(USAF)1980年7月2日代替MIL-STD-1750(USAF)1979年2月21日 ??TL-STD-1750A(USAF) 1980年7月2日国防部华盛顿特区20360 十六位计算机指令系统结构MIL-STD-1750A(USAF) 1、水军用标准由空军部批准使用的,并可以为国防部的所有部门和机构使用。 2、用户为了得到本标准的改进文本(即有关本标准的建议、补充、删除)及有关资料,以完善当前的这     

1750A标准机载计算机设计与研制

1750A 标准机载计算机是在军用机载恶劣环境下使用的标准化、模块化的微机系统,有1ATR 机型和1/2ATR 机型。主处理器采用 FAIRCHILD F8450芯片,主频时钟为20HHZ,采用标准化的单(?)模块式结构,运行速度大于0.(?)MIPS,(?)机1988年底通过航空工业部科技局主持的阶段评审。     

二进制翻译系统BATSUP中的动态翻译器的设计与实现

针对目前航电系统硬件的升级换代而导致老的软件的不可用的问题,提出了一个用于航电系统软件升级的二进制翻译系统(BTASUP系统)。该系统能把解释执行和动态翻译结合起来,在PowerPC处理器上实现对1750A处理器的二进制可执行代码的透明执行。介绍了系统的结构和工作原理,重点讨论了作为系统重要组成部分的动态翻译器的设计与实现。     

Zilog Z80中央处理机

z-80中央处理机是在8080A的78种指令(用二进制级与8080A有互换性)里,再增加80种指令的基础上,推测出22个内部寄存器和程序编制容易化的一种8位微处理机。驱动电源只有一     

超标量RISC微处理器

TMS390Z50是一个有3100000个晶体管的 SuperSPARC 微处理器。该处理器具有以50MHz 传送150000000条指令/秒(MIPS)的峰值性能。由于 Mbus(一种工业标准模块总线)的片上支持,所以能组合高达4个 SuperSPARC 微处理器来传送600条 MIPS,并且可并行连接64个微处理器通过 Xbus(一种包交换扩充总线)。该处理器以一个时钟周期能执行高达3条指令的超标量机     

《航空计算技术》一九八七年总目录

第一期 ·SDDB结构设计数据库的设计 ·机载计算机和软件的未来 ·MIL福T卜1750人作为航天器指令系统结构 ,Ml工一STD一1760人的检验测试第二期 ·外部型阵列处理机的发展动向 ·航天器数据必理硬件 美国空军标准175oA工sA的新动向 。具有可靠性的宝石柱航空电子系统了空军的航空电子系统方条 旨在减少战备费用、第三期 .Am29o00 82位微必理机打开了系统的瓶颈 ·未来的航天器需要分布式数据系纤 ·采用军用标准17苏OA指令系纷的c从。S/ROs 3芯片系鱿与4芯片系统的辐射保护措施 ·sp e rry公司为空军。一17生产电子飞行控制和空气 …     

多媒体视频处理机的并行计算

多媒体视频处理机的并行计算ＴｅｘｓＩｎｓｔｒｕｍｅｎｔＳＩｎｃ．在今年３月９日调试了其ＴＭＳ８２０Ｃ８０多媒体视频处理机（ＭＶＰ）。ＩＢＭ为ＴＩ公司提供Ｍｗａｖｅ芯片，但ＴＩ公司还是选择了ＭＶＰ。该芯片的运行速度为每秒２千兆次。ＴＩ的芯片能执行需要压...     

1750A和1553 B正在改善武器系统的性能,为军事腾飞做好了准备

美国空军嵌入航空电子武器系统的16位微处理机的标准指令系统MIL-STD-1750A终于实现了。MIL-STD-1553B注释1,美国海军航空电子数据总线标准也正在得以普瓦。采用这些标准使设计者们有广泛的选择机会提供用于飞机、导弹甚至地面运输工具的系统。几乎有30多个制造商现在可提供单     

高级伪码指令系统

目前,东京大学的科学卫星采用了伪码(PN)体制的指令系统。这种伪码体制是由一个15位参考伪码的“启动”码和一个15位“指令”码构成的,该“指令”码是逐位循环移动参考伪码获得的。这种伪码体制有15条指令。为了增加指令条数,本文作者研究了一种改进的体制。在这个新体制中,为了使最大指令条数增加到15×15=225,在上述“指令”码之后增加了一个17位“空位”和一个15位的“指令”码。这种新体制已经应用于科学卫星Ⅱ号SRATS(太阳辐射与热电离层结构)的指令系统中,同时还研制了一种采用集成电路的高级指令译码器。结果表明,这种译码器的电气和机械性能较之先前的译码器大有改善。本文给出了增加指令条数的方法、最佳参考伪码码型的研究结果以及采用集成电路的新指令系统的试验结果。     

intel 8086微处理机

8086微处理机是在16位微型计算机的领域中,把中档水平的8080/8085扩充而来的。它的CPU兼有8位和18位两个属性。可以执行8080/8085全部指令,而且,可以追加作为16位新的功能强的指令。     

工程指令单机执行监控方法研究

工程指令是工程文件系统中最为复杂的,在分析了工程指令有效性、期限等组成因素与编制、反馈、延期等文件流程的基础上,提出了工程指令文件的监控流程设计方案,实现了对工程指令单机执行状态的有效监控。该方案同时可以进行扩展、应用到所有工程文件的执行监控上,实现航空工程文件系统的执行监控。     

MIL—STD—1750A的检验测试

本文描述了计算机正确实现 MIL—STD—1750A 结构规范的理由和重要性。文中叙述了简要的检验史。描述了现有的测试方法,包括测试过程,结果分析及试验报告。最后讨论了将来的检验测试方法。 STD—1553数据总线。多指令系统结构的扩增问题导致多硬件和软件系统,从而导致软件费用高使用 MIL—STD—1750A ISA,我们可以降低软件成本。缩短软件研制时间,并促使工业使用新技术,使用ATP 作为检验测试工具,确保结构与 MIL—STD—1750A的兼容性,使上述优点成为可能。当检验过程在1983年第3季度使用时。将通过使用 VSW 使之增强。刘茴译刘花校     

英特尔公司推出30nm晶体管

全球计算机芯片制造业巨头英特尔公司的研究人员于 2000年 12月 11日在旧金山举行的国际电子设备会议上公布了一项重大突破，开发出世界上最小和最快的晶体管。这种晶体管大小仅为 30nm,厚度仅为 3个原子层 (约为 0.03μ m)。大约 10万个这样的晶体管叠在一起也只有一张纸那样厚，因此，其尺寸远远小于目前使用的晶体管 (现在最小的晶体管的厚度也在 0.18μ m左右 )。 　　利用这一晶体管制造的电脑芯片，速度将达到 100亿次每秒，可以在人眨眼的瞬间完成 4亿次运算。现在世界上最快芯片的速度是 15亿次每秒，最多能集成几千万个晶体管，而…