共查询到20条相似文献,搜索用时 46 毫秒
1.
2.
双向单程体制星间通信测距接收机中,基带负责通信测量的现场可编程门阵列(FPGA)工作时钟通常与外部时频单元送给接收机的10.23MHz时钟是异步关系,这样会导致FPGA内部产生的测距时刻与10.23MHz产生的测距时刻(即秒脉冲上升沿时刻)不完全同步,为了以时频单元输入的测距时刻为基准,需要对FPGA内部产生的测距时刻与时频单元产生的测距时刻进行同步处理。文章提出一种采用伪码锁相跟踪测量的测距修正方法,用FPGA的工作时钟去采样跟踪时频单元10.23MHz时钟,最终输出测距时刻脉冲和相位差,其中测距时刻脉冲用于采样测距信号,而相位差则转换为时间差用于对测距结果进行修正。经理论分析、仿真及FPGA验证,结果表明:此方法可以实现两个异步时钟测距时刻的高精度同步,测量精度高可达皮秒量级,且实现简单,占用FPGA资源较少。 相似文献
3.
针对数字组合逻辑电路电路故障修复问题,采用遗传算法与可重构器件FPGA相结合的方法设计自演化硬件系统。利用 Xilinx公司 XUPV5-110T FPGA开发板作为硬件平台,搭建虚拟重构电路,并利用软核处理器实现算法。系统进化单元为虚拟重构电路,由遗传算法自动控制生成具体功能电路。实验通过全加器和4位奇偶校验器,验证了硬件电路的自演化。 相似文献
4.
5.
为了给红外探测器提供稳定可靠的温度环境,文章提出了一种以现场可编程逻辑门阵列(FPGA)为核心逻辑控制单元的高精度制冷控制系统,与传统以微处理器为核心的制冷控制系统相比,该系统具有运算速度快、可靠性高、电路结构简单等特点。重点介绍了该制冷控制系统的硬件组成、比例—积分—微分(PID)控制算法和正弦脉宽调制(SPWM)波驱动的软件实现,并总结了FPGA电路的优化设计方法。通过优化设计,极大的减小了逻辑资源占用率。试验结果证明,该制冷控制系统能够实现±0.05K的控温精度,控温精度高,跟踪速度快,稳定性和抗干扰能力比较出色。 相似文献
6.
基于新Euclid实现结构的高速RS译码方案及FPGA实现 总被引:1,自引:0,他引:1
Reed-Solomon码具有很强的突发与随机错误纠正能力,已经被广泛应用于卫星通信、军用通信、计算机系统等领域.本文以修正的Euclid(ME)算法为核心算法,设计了一种具有流水线结构的高速时域RS译码方案.对于ME算法提出了一种新的实现结构,取消了一般ME电路实现结构中用来终止迭代的控制电路.用新ME实现电路构成的RS译码器结构简单、规则,易于FPGA实现.以具有8个符号纠错能力的RS(255,239)译码器为例,完成了RS译码器的FPGA设计.工作时钟频率为45MHz时,译码器的吞吐率达到360Mbit/s,译码延迟仅为402个时钟周期. 相似文献
7.
一种基于FPGA的快速CRC算法及实现 总被引:1,自引:0,他引:1
在数字通信中,循环冗余校验(Cyclic Redundancy Check,CRC)是一种常用的差错控制方法,它具有差错检测精确度高、效率高的特点.在设计中采用模拟人类的思维方式,创建快速、移植性强的串行循环移位异或运算方式来实现CRC编解码的算法,优化了系统电路.硬件测试表明,其在实现效率、消耗资源等方面取得了较好效果. 相似文献
8.
结合深空探测项目研制任务研究遥控数据接收处理电路FPGA片上容错设计技术。在研究航天器遥控数据接收处理电路数据模型的基础上,提出遥控数据接收处理电路FPGA片上小粒度自主备份容错设计方法;应用此新方法进行遥控指令通道FPGA设计优化;针对FPGA缺陷成团性,进行遥控指令通道FPGA布局优化,最终设计出能够自主容错,容错能力更强,可以应对缺陷成团性影响的新一代遥控指令通道FPGA。这一FPGA的实现,验证了文中提出的新方法,也为未来深空探测项目、微小卫星等提供新的遥控产品。 相似文献
9.
10.
11.
介绍了一种采用FPGA技术实现MPEG-4 ASP级视频DCT量化模块的设计方案。该模块包括二维DCT/IDCT、量化/反量化和帧内直流/交流(DC/AC)预测。用VHDL进行描述并通过模拟试验表明,该模块可在880个时钟周期内处理完一个宏块的数据,工作频率达到40MHZ。文章采用全硬件实现方法,提出了各模块的硬件电路结构设计,减少了电路规模。 相似文献
12.
基于FPGA实现的NCO及其应用 总被引:1,自引:0,他引:1
文章讨论了基于FPGA实现NCO过程中应该注意的一些问题,以及在此基础上的DDS、FSK调制及扫频电路的实现。对这些在FPGA设计过程中的问题所做的剖析,可供大家参考,也有利于对设计进行权衡处理及大大节省资源。 相似文献
13.
针对大扭矩液压伺服试验机,重点分析测控系统功能需求,基于 FPGA(Field Programmable Gate Array,现场可编程门阵列)研究和设计信号采集测试和液压伺服控制器,用 Verilog HDL硬件描述语言实现功能模块,仿真结果表明,FPGA实现测控系统的可行性和灵活性。 相似文献
14.
15.
论文介绍了DVB标准的RS码的编译码的设计和实现,针对有限域乘法的代数特点,提出了一种新的有限域乘法器结构,大大降低了编译码电路的复杂度。在传统的译码器基础上,设计了新的译码器结构,并用Verilog语言实现了编译码器的各个模块功能,在现场可编程门阵列(FPGA)芯片上实现和验证了该设计结构。 相似文献
16.
17.
18.
基于PCI总线和SDRAM的高速数据采集卡研制 总被引:1,自引:0,他引:1
针对被动式毫米波成像系统对高速数据采集的要求,提出了一种基于PCI总线的高速数据采集卡的实现方案。该方案应用了高速AD、FPGA及SDRAM等高速电路,使用FPGA作为主控芯片,利用SDRAM对数据缓存。实现了双通道高速数据同步采集的目标,达到了最高采样率为200Msps、量化精度为8bit、存储深度为每通道4MByte的技术指标。 相似文献
19.
深空接收机同步算法设计及实现 总被引:1,自引:0,他引:1
《航天器工程》2015,(2):62-67
针对深空通信链路信号衰减大、传输时延长并存在大多普勒频移的特点,提出了一种基于CCSDS协议标准接收信号的同步算法,采用Costas反馈环进行载波同步,利用早迟门恢复定时时钟,通过相关性检测帧头解决相位模糊问题,最后对相位误差进行估计并补偿。在此基础上,设计并实现了适合于现场可编程门阵列(FPGA)定点运算特点的同步简化等效电路。基于Xilinx FPGA平台的实测结果表明,文章同步算法的硬件电路实现简单,在15dB信噪比的高斯白噪声情况下能较好地实现时间、频率的跟踪与锁定,可为未来深空接收机的优化设计提供有益参考。 相似文献
20.
飞利浦公司研制的LPC900系列单片机采用6倍速80C51内核,具有低成本、低功耗、低电磁干扰(EMI)、高抗干扰性及内建电源Brownout侦测、模拟功能、UART、I2C和片内RC震荡器的新一代单片机.本文介绍LPC900系列单片机用于摩托车点火器数码识别功能的设计原理,使数码点火器轻松增加了防盗功能. 相似文献