基于GPU的LDPC存储优化并行译码结构设计

提出了一种基于Nvidia公司Fermi架构图形处理单元(GPU,Graphic Processing Unit)的分层低密度奇偶校验LDPC(Low-Density Parity-Check)码译码算法的译码器结构优化设计.利用GPU架构的并行性特点,采用帧间与层内双重并行的处理方式,充分利用流多处理器硬件资源,有效缓解了分层译码算法并行度受限的问题.此外,通过采取片上constant memory存储器压缩存储校验矩阵以及利用片外global memory存储器对译码迭代信息进行联合访问的优化方法,有效降低了访存延迟,提高了译码吞吐率.测试结果表明,通过采用多帧并行处理和存储器访问优化可以提升基于GPU的LDPC译码器吞吐率14.9 ～34.8倍.     

一种多码率QC-LDPC码译码结构设计与实现

为了满足在一个系统中使用多码率LDPC(Low Density Parity Check)码字的需求,设计了一个7Kbit长度多码率LDPC码的译码器,分析了各种码率之间校验矩阵的相似性,提出了复合译码结构中变量节点运算单元、校验节点运算单元以及迭代存储器单元的复用方案.通过在变量节点运算单元以及校验节点运算单元输入端增加若干选通开关,就可以使这些运算单元适于多码率的处理.通过管脚的选择,此译码器支持非规则0.4码率、非规则0.6码率以及非规则0.8码率3种工作译码模式,并用Altera公司的FPGA进行了实现.综合结果表明,所提出的复合结构在不损伤单码率译码性能的前提下,仅用略多于0.8码率LDPC码单独译码的硬件资源实现了3种码率码字的译码.      

非标准参数的CCSDS Turbo码译码器性能仿真

实现了一款具有通用性的Turbo码编译码器,对CCSDS(Consultative Committee for Space Data Systems)规范中的信息数据帧长度进行扩展,不仅支持原有的5种帧长,而且能实现16384bit内255bit的任意整数倍帧长的信息序列的编译码.针对标准外的编码参数,分别对不同译码算法(MAP,SW-MAP,log-MAP算法)的译码性能进行了仿真,并与标准参数的译码器进行比较.将算法程序以C++动态链接库的形式实现,编写Python测试程序,产生待仿真码长的随机信号,编译码后计算误码率,绘制出信噪比和误码率的关系曲线图.通过相应的仿真发现,所设计的编译码器具有所需的通用性;同时对不同算法的性能进行了分析比较;研究各项参数对于译码性能的影响,包括信息序列长度、码率、迭代次数等.     

高效多码率LDPC码译码器结构设计

设计了一种高效的多码率LDPC(Low Density Parity Check)码译码器结构,提出了一种校验节点更新单元(CNU,Check Node Updating Units)与变量节点更新单元(VNU,Variable Node Updating Units)的设计方法.按照"化整为零"的思想,将CNU与VNU分成若干小的运算单元,在不同码率下对这些运算单元进行动态组合构成新的CNU与VNU,从而减少不同码率下硬件资源的冗余,提高了译码速率.最后,按照本文提出的译码器结构,使用Altera公司Stratix系列的FPGA EP1S80实现了中国数字电视地面广播传输标准中使用的0.4,0.6和0.8三种码率LDPC码的译码器.实现结果表明:该结构的多码率译码器仅比单码率译码器多耗用12％的硬件逻辑资源,存储器相当;而相对于传统的多码率译码器结构,本结构在不增加硬件资源的情况下,将0.4码率码字的译码速率提高了100％,将0.6码率码字的译码速率提高了50％.      

CCSDS-RS(255,223)码高速译码器的硬件实现研究

研究了空间通信用高速Reed-Solomon(255,223)码硬判决译码器的FPGA实现方法,提出一种新的纠错算法实现结构以最大程度提高译码器性能。设计中采用RiBM算法求解关键方程,并通过应用高速比特并行乘法器以及流水线和并行处理方法提高译码通过率。综合和测试验证结果显示,该译码器译码通过速率为1.7Gbit/s,译码延迟为296个时钟周期,优于目前同类型的RS译码器性能指标。     

基于迭代译码的LDPC码稀疏校验矩阵重建

为了改善高误码率情况下低密度奇偶校验（LDPC）码稀疏校验矩阵重建算法的性能,基于迭代译码的思想提出了一种稀疏校验矩阵的重建算法。首先,利用对偶空间算法获取到部分非稀疏校验向量,并对其进行稀疏化处理。其次,利用稀疏化后的校验向量对LDPC码进行软判决迭代译码,从而对码字中错误比特进行纠正,以改善码字质量。然后,对纠错后码字再次进行校验向量获取,不断重复迭代。最后,实现LDPC码稀疏校验矩阵的重建。实验结果表明:在误码率为10-3量级下,针对IEEE802.16e、IEEE802.11n等协议下的LDPC码,所提算法均能有效完成重建,同时新算法的稀疏矩阵重建率要明显好于传统方法。      

LDPC码对无源互调干扰下通信性能改善研究

针对无源互调干扰信号的时变性和间断性特点,提出了利用低密度奇偶校验（LowDensityParityCheck,LDPC）码抗突发差错的特性来减弱无源互调干扰影响的方法。文章设计了LDPC编译码方案,采用了基于准循环矩阵的编码方案,并着重分析了译码环节,译码算法最终选定具有低迭代时延特点的基于行信息传递（RowMessagePassing,RMP）调度的最小和译码算法。译码仿真结果显示,用占空比为10%的脉冲模拟无源互调干扰,信噪比为3.1dB时,编码增益约为8.2dB。实测结果显示,信干比为2dB时,带有LDPC编码的系统误码率为0.00269,信干比增益超过10dB。     

面向集群环境的虚拟化GPU计算平台

针对集群系统的多节点多GPU环境,提出一种新型虚拟化GPU计算平台。该平台实现对集群系统所有节点上GPU资源的统一抽象与管理,构建公共GPU资源池。原有GPU应用程序可以不经任何修改而迁移到虚拟化GPU计算平台,并具备访问资源池内任何GPU的能力,编程人员无需显式针对多节点多GPU应用展开MPI编程。应用程序摆脱了单个节点上GPU资源的限制,并具备无差别地访问集群系统中任何可用GPU资源的能力,能有效提高系统总体资源利用率以及吞吐量。采用流水化通信技术,实现对虚拟化GPU计算平台的运行时开销以及节点间数据传输延迟的隐藏。实验表明:与非流水化通信相比,系统总体数据传输延迟降低了50%~70%,具备与节点机本地数据传输等同的通信性能。      

改进的基于剩余度置信度传播的LDPC解码算法

低密度奇偶校验（LDPC,Low-Density Parity-Check）码的剩余度置信度传播（RBP,Residual Belief-Propagation）和基于行的剩余度置信度传播（NWRBP,Node-Wise RBP）解码算法的性能提升非常有限且计算复杂度较高.提出改进的RBP（ERBP,Enhanced RBP）算法,在一个子迭代中,仅更新一个消息,然后设置被更新消息所在行的所有节点的剩余度值为0,使得ERBP解码算法在每个子迭代中使用不同行的消息进行计算,以加速迭代收敛.不同的LDPC码用于对所提出的算法进行性能仿真.仿真结果表明,与其他算法相比,ERBP算法降低了误帧率（FER,Frame Error Ratio）,并加快了迭代收敛速度.      

一种基于HXDSP的移位器查找表技术

高性能信号处理应用的快速发展,对相应处理器的运算速度及吞吐效率提出了巨大挑战。移位器是数字信号处理器（DSP）上的重要部件,通过为移位器设计额外专用随机存取存储器（RAM）和查找表（LUT）,并对其指令集及架构进行优化调整,从而达到提高处理器使用效率和传输速率的目的。此外,基于移位器与相应查找表指令,可在数据暂存的同时进行移位、提取、算术与逻辑运算处理,将部分数据运算的过程直接合并在对移位器RAM的数据存读取过程中,显著地提高了运算部件的使用效率。结果表明:基于移位器查找表的暂存技术可以达到与传输总线接近的吞吐率,对信号处理算法快速傅里叶变换（FFT）可以达到加速比约为1.15~1.20的性能提升效果。      

一种不等差错保护的多用户随机接入方法

针对在随机接入中由于碰撞导致吞吐率低、信道拥塞时不能满足高优先级数据有效传输的问题,提出一种具有不等差错保护性能的多用户随机接入方法。该方法将数据包复制多份,根据选定的度分布在不同时隙中传输,将随机接入过程映射到二分图上;接收端利用连续干扰消除(SIC)技术,将碰撞的数据包恢复出来。在高链路负载下,从每帧中选取若干时隙,只允许高优先级用户接入,以提高对高优先级数据包的译码概率。使用"与或树"理论对提出的方法进行了理论分析,并进行了实验仿真验证。仿真结果表明:提出的多用户随机接入方法与传统ALOHA协议相比,在低链路负载下有效避免由于碰撞引起的吞吐率下降;与IRSA协议相比,高链路负载下有效提高高优先级用户的吞吐率。     

基于分布式平台的FDTD并行算法

基于分布式平台开展一种新的时域有限差分（FDTD）并行算法研究,该算法基于VC++、CUDA5.0平台开发,调用Intel MPI 4.1.0库进行测试,在上海交通大学高性能计算中心图形处理单元（GPU）集群、上海超级计算机中心的“魔方”商用超级计算机以及国家超级计算济南中心的“神威蓝光”国产超级计算机等平台开展软件调试。通过对纯CPU、GPU以及CPU和GPU的混合测试,线程调度水平、核心函数处理速度得到明显提升,同时减少了通信执行时间比例,提高了加速比和并行效率,最后以2×2微带阵列为验证模型进行拓扑优化测试,结果证明该算法准确、有效。      

影像增强器DR/CT系统像场畸变快速校正

以XRS-152/153影像增强器DR/CT成像系统为研究对象,在分析其输出像场畸变特性的基础上,从校正精度和校正实时性要求出发,采用空间坐标多项式变换方法进行畸变校正.同时,为了解决畸变校正算法计算量大、运算速度慢的问题,利用可编程图形处理单元(GPU, Graphic Processing Unit)并行计算和高速浮点计算特性,将图像映射为GPU中的纹理,采用多线程并行计算,使得校正算法在GPU中加速执行.实验结果表明,本方法能有效实现畸变图像的校正,GPU加速方法可以在不损失图像信息的前提下,实现实时校正.     

基于CUDA的超声二维声场EFIT仿真

随着图形处理器（GPU）的快速发展,基于计算设备统一构架（CUDA）可以方便地将并行计算技术应用于超声声场数值仿真计算,极大地提升计算效率。阐述了弹性动力学有限积分算法（EFIT）的原理,在采用CPU实现带吸收边界的钢材料二维点源激励声场仿真的基础上,基于GPU实现了仿真模型的并行计算,介绍了GPU程序的设计流程和参数优化方法,包括纹理内存使用、吸收边界优化和数据传输优化。对比了相同条件下CPU和GPU仿真计算的耗时和平均计算效率,定量分析了GPU对于EFIT模型效率的提升。比对结果表明,EFIT具有良好的并行计算条件,采用并行计算方法能够有效提升模型计算速度,对于复杂声场仿真应用具有广阔的应用前景。      

基于离子推进技术的轨道转移设计

将太阳能离子推力器应用于卫星的推进系统,完成从地球同步转移轨道(GTO)到地球同步轨道(GEO)转移任务;建立任务模型,设计基于纬度幅角的反馈控制策略,对发动机开关时间进行优化.采用图形处理器（GPU, graphic processing unit）加速的遗传算法(GA,genetic algorithm)对卫星转移轨道任务进行优化设计.仿真结果表明：通过对该闭环控制器的定常参数进行优化,可将轨道导引至目标轨道附近;采用太阳能离子推力器可减少燃料消耗.基于GPU加速的遗传算法,可缩短算法运算时间.