DDS中实现波形压缩的一种方法

直接数字频率合成(DDS)技术,被广泛应用于现代电子系统及设备的频率源设计中.将DDS设计下载到FPGA中,将使系统更为可靠.应用中如何利用有限的FPGA硬件资源,得到高速、高质的DDS是经常要面对的问题.在直接数字频率合成(DDS)设计中利用波形压缩节省FPGA资源.硬件测试证明,该方法可行并完全达到设计要求.     

DSP技术在智能化引信中的应用

为提高无线电定高引信性能，将高速数字信号处理器(DSP)、复杂可编程器件(CPLD)、可编程门阵列(FPGA)和直接数字频率合成(DDS)等，应用于引信的时序产生、控制和信号处理电路。在不同空域采用变换时序和发射脉冲宽度的方法，可同时保证引信的灵敏度和相对精度。特别是在超低空时，充分利用微波泄漏信号和DSP的数字信号处理功能，能使定高引信在发射脉宽相同的情况下，获得更好的定高精度和超低空特性，并具有实时适应性和智能性。     

DDS的相位舍位对频谱质量的影响

介绍了直接数字合成(DDS)技术在锁相频率合成器中的应用,分析了相位舍位的影响,帮助设计者分辨输出频谱中分别由相位舍位和幅度量化所带来的杂波频率     

PLL与DDS的比较及新型DDS PLL的设计

论文针对传统的锁相环(PLL)频率合成方式和直接数字合成(DDS)方式的各自结构原理与优点来进行比较,指出他们的主要难点是在应用中实现宽频带、高分辩率及快速换频的性能,从而提出一种新型的宽频带、换频快、分辨力高的DDS与PLL相结合(DDS&PLL)的频率合成方案,它能在2～30MHz的频率范围内以不大于2ms的时间实现最小间隔为10Hz的换频.     

一种高稳定正弦载波产生电路的设计与研究

高稳定正弦载波产生技术是电容位移传感任务中的关键技术,能否精确实现高精度电容位移传感直接关系到空间引力波探测核心载荷的指标实现.在空间引力波探测任务中,对惯性传感器关键技术——高精度电容位移传感技术中的高稳定正弦载波产生电路进行研究,通过将直接数字频率合成(direct digital system,DDS)中影响正弦...     

数字上变频器

介绍一种先进的数字上变频器的设计原理和实现方法 ,并讨论用数字信号处理的方法实现单边带调制 ,以及直接序列频率合成器 (DDS)和数字正交移相网络的设计方法。其中数字正交移相网络的研制成功 ,是对希尔伯特变换器在工程实际应用中的一次有益尝试。     

用DDS方法实现MSK调制

介绍了 MSK信号的特点、转换法产生 MSK信号的原理及直接数字频率合成技术 ,提出了用 AD985 4实现 MSK载波调制的方案。研制了基于 DDS方法的 MSK载波调制器 ,通过实验从几个方面对比了模拟转换法和 DDS方法生成的 MSK信号。结论表明 DDS方法能够替代转换法。     

宽带噪声调频信号产生系统的数字化硬件实现

宽带高精度的噪声调频信号在现代电子干扰系统中应用广泛。传统的模拟或半数字化的噪声调频信号产生方式容易受到温度等环境因素的影响,已无法满足现代电子战中对噪声调频信号的要求。提出了一种新型的噪声调频信号产生方式,基于现场可编程门阵列FPGA的全数字化实现架构,通过直接数字频率合成DDS技术实现。FPGA的时序分析结果表明,该系统主频到达了250MHZ以上。对硬件实现电路的测试结果表明,该系统能够产生带宽超过300MHZ、带宽调整精度5kHz以内的噪声调频信号。     

DDS性能分析及在跳频系统中的应用

介绍了数字频率合成器(DDS)的基本工作原理，分析了DDS杂散噪声来源及其抑制方法，并给出了一个基于DDS器件AD9852的跳频频率合成器设计方案。     

基于FPGA的大时宽带宽积频域脉压设计

介绍了基于ALTERA公司FPGA器件的高速实时FFT运算单元实现及频率域脉冲压缩处理的设计方法.在分析了基8、按频率抽取FFT算法的基础上,采用多级同步流水线结构,利用现场可编程门阵列(FPGA)完成了最大4096点块浮点FFT.整个设计划分成多个功能模块,采用VHDL描述语言,并在Stratix器件上实现.结果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的.     

实现DDS的波形存储表幅度值压缩方法

简介直接数字频率合成器的原理 ,提出在自行设计 DDS时采用波形存储表幅度值压缩方法以降低输出频谱的杂散。文中阐述正弦相位差法、Nicholas优化结构等幅度值压缩方法的有关原理和具体实现方法 ,并提出一种在现有方法上进一步提高压缩比的改进办法 ,最后 ,给出在 Matlab中 Simulink下的仿真验证结果     

基于PowerPC硬核的片上组合导航计算机设计

为了满足微小型组合导航系统体积小、功耗低、精度高等方面的要求,根据新的嵌入式系统开发理念,通过软硬件协同设计将整个组合导航计算机系统集成在一片内嵌PowerPC微处理器的FPGA芯片上,实现了SoPC设计。利用FPGA内部的资源实现了组合导航系统的硬件平台,并设计了运行在该硬件平台上的底层驱动程序和组合导航软件。测试结果表明系统满足设计要求。     

高速传输图像压缩系统设计与实现

介绍一种高速传输图像压缩系统的设计和硬件实现方案。编码方法用一种改进的 SPIHT压缩编码算法 ,基于一片十万门 FPGA实现压缩核心算法的硬件。该系统目前已经实现了对帧尺寸为 1 2 8× 1 2 8,8bpp,帧频为 1 0 0 f/s的连续图像进行高速实时压缩 ,若作优化还可达到更高的帧频 ( >1 5 0 f/s)     

空间高速总线SpaceWire节点的设计与实现

根据SpaceWire总线的组成结构以及采用的数据-滤波编解码技术,针对SpaceWire节点需要与主机设备、SpaceWire接口设备进行异步交互的特点,文章给出了一种SpaceWire节点的高效实现方案。首先,该方案在硬件设计中采用了SpaceWire节点的多时钟域设计,使得节点整体性能得以显著提升;第二,采用双倍数据速率寄存器设计来降低SpaceWire节点发送端设计难度,解决了高速数据发送问题;第三,采用手动布局接收端的底层器件来满足时序要求,解决了高速数据接收问题;第四,计算出接收端RX FIFO的理论读出时钟频率指导硬件程序设计。在此基础上,采用SpaceWire节点的点对点数据传输实验对文章设计验证,结果表明文章给出的方案可以工作在240MHz时钟频率下,满足空间高速数据传输中高可靠性、低误码率和低复杂度的要求。     

基于DDS与FPGA技术的DS-FH混合扩频信号源的研制

在采用单一跳频通信方式时,部分频带噪声干扰会引起性能的极大恶化,而DS-FH混合扩频通信体制可有效地降低部分频带干扰对系统性能的影响,文中提出一种基于DDS(DirectDigitalSynthesizer)与FPGA技术的DS-FH混合扩频信号源的实现方案,并分析该信号源在部分频带干扰环境下的抗干扰性能。     

1553B多功能RT IP核的设计与实现

介绍了采用一种自主研发多功能IP核实现总线全地址响应的设计方案,其可在FPGA中灵活配置,配备外围电路后可以方便实现各种功能.设计采用VHDL硬件描述语言进行编程,采用综合工具ISE Foundation对设计进行综合、优化,在ModelSim - SE 6.1g中进行时序仿真,并且最后在FPGA上实现.     

基于无向图的SoC软硬件划分方法

软硬件划分是SoC软硬件协同设计中的重要步骤之一。针对软硬件划分问题,提出一种基于无向图的软硬件划分方法,将软件成本和硬件成本设定为网络图的节点,将功能模块间的通讯成本设定为无向的边,从而将芯片的软硬件划分问题归结为基于无向图理论的多目标优化求解的问题。仿真结果证明,该方法在算法效率上优于GA算法和KL算法。并且设计研制了FPGA测试平台,实现软硬件并行开发,提高了基带芯片开发的效率。以BDS/GPS双模基带芯片为例,对本方法进行了具体实施,为基带芯片的软硬件划分设计提供了理论依据。     

电子战中的基带雷达信号源设计

现代战争中部队信息化作战的能力已经成为战争成败的关键因素,构建高逼真度的基带雷达信号源对于电子战的指挥与训练具有重要意义。研究了一种基于FPGA 基带雷达信号源的设计。首先在上位机开发应用程序,对FPGA 进行参数配置,然后研究了DDS产生信号的原理,将关键的信号产生模块封装成AXI总线接口的IP核,增强了设计的灵活性和重用性,最后结合一片高速D／A芯片进行数模转换,完成了基带雷达信号源的设计。利用频谱仪测试了信号源的性能指标,实测表明整体设计符合电子战中对雷达系统的应用需求。     

用于微波雷达动目标检测的回波模拟器的设计与实现

文章介绍了一种用于雷达动目标检测的回波模拟器的设计与实现,以FPGA和DDS器件为硬件核心、软硬件相结合的方式,设计了回波模拟器系统,可靠有效地完成了微波雷达的静态、动态实验室调试和测试。该回波模拟器能够满足对雷达运动目标进行回波模拟的要求,降低了系统调试成本,减小了外场实验难度。