一种新型数字高精度伪码快速捕获延迟锁定环的设计与实现

介绍了一种新型全并行快速捕获延迟锁定环的设计与FPGA实现,捕获时间小于等于一个伪码周期,抗干扰容限大于80 dB。此快速捕获延迟锁定环实现127路全并行捕获和高精度跟踪,仅需存储130个PN码表,相对于其他并行捕获延迟锁定环或串并结合的环路,存储量约小2/3,并具有较高捕获精度。     

多峰值信号的伪码相位估计法

 考虑到多峰值信号的出现以及传统相位估计法的不足与缺陷, 特别是针对传统方法无法提取多峰值信号主峰的不足,以及在非整数采样条件时相位误差估计的较大缺陷,提出了一种提高多峰值信号伪码相位精度的估计方法。首先通过频域提取处理去除副峰引发的模糊性,达到提取主峰的目的;然后建立了插值方程,从而提高相位估计精度。在此基础上进行了验证与评估,结果表明,此估计法可以正确提取多峰值信号的主峰,相对于传统方法而言,相位估计精度明显提高。