一种基于FPGA的ISA航空总线设计方法

Nios Ⅱ处理器是Altera公司推出的基于SOPC系统的嵌入式软核处理器。在Quartus Ⅱ软件的SOPC Builder工具中,用户可以利用Nios Ⅱ处理器、标准配套外围设备以及用户自定义的逻辑接口IP核来创建适用的Nios Ⅱ嵌入式系统,再将设计下载到Altera公司的FPGA中进行实现。本文在Quartus Ⅱ软件中使用Verilog硬件描述语言创建了基于Avalon总线的ISA总线接口逻辑,并在SOPC Builder中实现对此元件的封装,使之成为可供Nios Ⅱ系统使用IP核。     

BTT导弹神经网络直接逆控制算法的FPGA实现研究

针对BTT导弹控制系统中导弹模型的非线性和强耦合的特点,应用逆7系统和神经网络相结合的方法建立了导弹的逆模型.并以俯仰通道为例,设计了逆控制算法的BP神经网络结构,采用Verilog HDL编写了BP神经网络各个功能模块,并将其在FPGA上实现.通过神经网络逆控制算法在FPGA硬件实现和通用计算机上软件实现的对比,表明...     

基于FPGA的任意小数分频器的设计

论文分析了双模前置小数分频器的分频原理和电路实现.结合脉冲删除技术,提出了一种适于硬件电路实现的任意小数分频的设计方案,用 Verilog HDL 语言编程,在 Quartus II下对此方案进行了仿真,并用 Cyclone 系列的EPlCl2Q240C8 芯片来实现.     

方位降采样滤波器设计和FPGA实现

在SAR(合成孔径雷达)雷达实时信号处理中,为了降低运算量且不影响成象质量,通常需要对输入的距离-方向二维数据在方位上做降采样和滤波处理。为了满足实时处理的需要,本文提出了一种将降采样和方位滤波相结合的设计,以及利用窗函数设计滤波器系数的方法,运用硬件描述语言Verilog HDL构造了一种用现场可编程门阵列FPGA实现降采样滤波器的电路结构,并分析了其性能。该降采样滤波器的降采样率和滤波器阶数可变,可适应多种场合的需要。     

基于Verilog语言的ADS7945的控制

本文先阐述了ADC转换器的基本概念、分类以及ADC转换器的主要技术指标,然后介绍了ADS7945芯片的特性,并给出了操作ADS7945芯片的时序图,接着使用Altera公司的FPGA芯片根据ADS7945芯片的时序图编写了满足时序的Verilog代码来完成对ADS7945的控制,最后通过信号源给出了一个正弦波信号来验证所写Verilog代码是否能够控制ADS7945芯片采集模拟量。结论得出所写Verilog代码能够完成对ADS7945的控制,能够成功的从ADS7945得到所采集的数据。     

基于FPGA的通用串行信号产生器的设计

在国内航空航天飞行器的研制过程中,经常重复设计各种串行信号产生器。为解决该问题,文中分析了串行信号和FPGA的特点。给出一种基于FPGA的通用串行信号产生器的设计方法。以某型号导弹串行信号产生器作为实例,介绍设计方法,并给出该实例在工程实现时所采用的设计方法以及设计中应注意的问题。用该方法设计的串行信号产生器具有电路简单、修改方便、成本低、面积小的特点。     

一种新型的嵌入式B时间码接口终端的设计

在分析了B码码型特点及其接口终端基本工作原理的基础上,提出了一种新型的嵌入式B时间码接口终端的设计方法。该终端是由少量外围解调电路,一片复杂可编程逻辑阵列芯片和一片C805F系列单片机芯片组成的。对设计中存在的难点,如交流码的解调,同步脉冲信号的提取等部分,提出了较为新颖的解决方案。最后介绍了设计中使用的嵌入式芯片的性能特点。与传统的方法相比,该设计方案具有体积小,成本低,工作稳定等优点,完全能够替代传统的B码机箱的功能。     

二进制数开任意正整数次方运算 的硬件方法

一种适合于硬件的、普适的、开任意次方的方法,从左至右进行计算,首先得到开方结果的高位,最后得到低位.应用到FPGA(Field Programmable Gate Array)中,与查表结合,对不同的开方次数,模块修改非常方便,普适性较高.该方法消耗的时间与开方的次数呈线性关系.在对一个12bit数开三次方时,消耗的时间不足传统循环搜索法的50%,所消耗的存储空间不足传统的查表法的2%,并且存储空间上的优势在被开方位数越大的时候越明显.更重要的是,该方法所用的模块只需修改数据位宽和循环次数两处地方就可以提高到任意的精度.      

一种适于GNSS信号快捕的FFT核的设计与实现

针对GNSS信号捕获的要求,在Quartus II 7.2集成开发环境下,采用Verilog HDL语言,设计了一种256点复数基2时间抽取FFT处理器。利用Matlab工具联合Quartus II进行仿真,提高仿真效率,并最后进行硬件测试。结果表明,本文设计的FFT处理器具有较小的面积和较高的处理速度,能够满足GNSS接收机信号处理的要求。