排序方式: 共有16条查询结果,搜索用时 390 毫秒
1.
本文利用DYL多元逻辑电路的特点,提出求极值和中间值的“地址”的方法和电路。使DYL多元逻辑电路的应用更加完善。 相似文献
2.
固定极性Reed-Muller (FPRM)逻辑电路面积优化是当前集成电路设计领域的研究热点。但现有FPRM逻辑电路面积优化方法存在优化效率低和优化效果差等问题。FPRM逻辑电路面积优化属于组合优化问题,提出一种自适应混合人工蜂群(SMABC)算法。所提算法在引领蜂搜索阶段引入细菌觅食算法中的细菌趋化行为,使引领蜂向靠近优秀蜜源的方向搜索,提高了所提算法的收敛速度;对跟随蜂的选择概率进行改进使其依据种群的变化自适应改变,提高了所提算法的全局搜索能力;对侦查蜂的转换条件进行改进,增加了侦查蜂在进化过程中的扰动幅度;且在进化过程中引入精英保留策略以提高种群质量。此外,提出一种基于SMABC算法的FPRM逻辑电路面积优化方法,所提方法收敛速度最快且面积优化率最高为54.62%,平均面积优化率为15.33%。 相似文献
3.
4.
5.
6.
本文从若干方面论述了对采用TTL系列集成器件设计数字逻辑系统时所应考虑的电磁抗干扰性技术,以确保最终设计的系统具有高可靠性。 相似文献
7.
8.
为了进一步提高可逆时序逻辑电路设计方法的通用性和改善可逆电路性能指标,以可逆主从D触发器为基本单元,通过将时钟信号及垃圾位信号级联再利用,提出了一种可逆串行移位寄存器优化设计方案。在此基础上,通过目标函数构造及变换构建带有移位控制的单元模块,设计了满足串行输入串/并行输出功能的n位可逆双向移位寄存器。设计结果表明,采用方法所设计的可逆移位寄存器具有较优的性能指标,且对于双向移位寄存器综合具有较好的通用性。 相似文献
9.
10.
三值逻辑方程和组合逻辑电路函数险象的检测 总被引:1,自引:0,他引:1
对于组合逻辑电路中函数险象的检测提出一种新的方法-解三值逻辑方程法,此方法的显著特点是可以检测出在任何输入状态下电路所可能产生的所有函数险象,所给的算法很容易在计算机上实现。 相似文献