基于BIT的气象雷达系统深度测试平台研究

针对气象雷达系统专用测试设备利用率低、系统操作复杂等问题,在深入分析系统接口技术以及测试总线技术的基础上,提出了基于通用测试设备的深度测试平台设计方案并进行了验证,这为实现通用化航电测试平台、提高资源共享效率提供了新思路.     

计算机接口处理模块及其自测试设计

介绍一种对机载飞控计算机中各类型常用信号(包括离散量、模拟量和串行数据)进行数字化控制、实时采集、监控和处理的接口模块,从工程应用角度出发,阐述了模块的设计以及自测试的实现方法,给出原理框图和测试流程。设计具有很强的典型性和通用性,可适用于各类型的机载飞控系统。     

RAM的故障模型及自测试算法

通过对ＲＡＭ故障情况的全面、深入分析，建立了ＲＡＭ的功能故障模型。并在此基础上，提出一种全面、实用的故障自测试算法。该算法分三步完成测试：（１）测试ＲＡＭ中的固定为１（０）故障、固定开路故障、状态转换故障、数据保持故障及第一类耦合故障中的不相关耦合等故障；（２）测试第一类耦合故障中的相关耦合故障；（３）测试第二类耦合故障。对ＲＡＭ的故障注入试验验证了该算法的有效性。并将此算法应用于航空电子模拟器的ＢＩＴ（Ｂｕｉｌｔｉｎｔｅｓｔ）的设计中。     

航空发动机电子控制器可测试性技术应用研究

基于边界扫描的测试思想,提出了1种航空发动机电子控制器可测试性设计方案。通过器件管脚的边界扫描单元,在板级甚至多个目标板组成的复杂系统间,构建了1条在集成电路边界绕行的移位寄存器链,可以实现复杂集成电路的嵌入式测试。该方案还可以实现故障注入,对航空发动机电子控制器机内自测试(B IT)能力进行验证。     

一种基于自测试的卫星快检技术研究

传统卫星设计以功能实现为主，可测试性较低，卫星综合测试基本依赖遥测遥控，测试周期长、效率低、成本高，不能很好地适应未来卫星批量化研制需求。参考民用汽车快速电检技术，从卫星可测试性与自测试设计出发，设计了基于总线调度的卫星快检系统，提高了卫星快速检修与快速发射能力，满足未来卫星低成本高效率研制需求。     

浅析波音737 NG气象雷达的放行限制

从机组运行和机务维修两个方面对气象雷达失效的放行限制进行了综合的分析评估,并对气象雷达系统进行由简到繁的排故介绍,为航线放行提供参考。     

32位微处理器的边界扫描设计

对边界扫描测试的支持是９０年代设计的微处理器的基本要求,ＮＲＳ４０００ 微处理器的边界扫描测试共支持８条指令,其中６条是公开指令,２条是私有指令．ＮＲＳ４０００边界扫描测试设计的特色主要体现在它提供了一个芯片测试、诊断调试的统一控制接口,支持内建自测试和内部部分路径扫描测试,形成了一个以边界扫描测试为主体,以自测试和部分扫描测试为支持的芯片测试机制．     

面向FADEC系统BIT验证的综合故障注入器研究

为了评价航空发动机数字电子控制器机内自测试检测能力,提出了一种面向全权限数字电子控制(FADEC)系统机内自测试(BIT)验证的综合故障注入器的设计思想。综合故障注入器采用ARM处理器作为核心控制器;基于数模混合电路,分别通过后驱动技术和电压求和技术实现对数字电路节点和模拟电路节点的故障注入;针对各种传感器和执行机构的电气特征,设计了具有良好逼真度的接口模拟电路,从而与电子控制器(EEC)构成FADEC系统运行环境。通过对具有BIT功能的电子控制器原理样机的故障注入实验,证明该综合故障注入器作为航空发动机FADEC系统BIT设计和应用研究的工具是非常有效的。      

数字系统的可靠性和可测试性设计

数字系统的可靠性和可测试性越来越引起人们的关注,并形成了大量的理论和技术,介绍了常用的可靠性设计技术,例如避错技术、容错技术、编码检错技术、故障自检测和自诊断技术以及失败安全设计技术同时还描述了可测试性设计的特定技术、通用技术、边界扫描技术以及内建自测试设计技术,设计人员可以选择适当的技术进行可靠性和可测试性设计,从而提高数字系统的可靠性.