边界扫描JTAG控制器设计及实现

从边界扫描测试的概念、工作原理和基本结构入手,分析并设计了边界扫描JTAG控制器,以具体的芯片和指令为例,通过 JTAG 控制器实现了对芯片的边界扫描测试功能,为进一步展开嵌入式边界扫描测试研究工作提供了依据。     

支持多路混合电压边界扫描链测试的适配方案

从边界扫描链的基本结构和边界扫描链的构建原则入手,提出了一种支持电路板上多路混合电压边界扫描链测试的适配方案,有效解决了同一电路板上混合电压的边界扫描链不能用同一JTAG控制器测试的问题.该适配方案可将电路板上不同电压的边界扫描链路经电平转换后由用户自主选择是分链测试,还是构成一条链路进行测试.该适配方案灵活简便,可增强芯片间的互连测试能力,并提高电路板的测试覆盖率.     

边界扫描技术及其应用

边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试。介绍了支持JTAG标准的IC芯片结构,并以PC机作为平台,利用边界扫描技术对某飞控计算机系统中的CPU电路板进行测试,实现了该电路板的可测性设计,体现了边界扫描技术对于芯片互连故障测试检验效率高,控制简单方便,易于实现的优越性。     

航空发动机电子控制器可测试性技术应用研究

基于边界扫描的测试思想,提出了1种航空发动机电子控制器可测试性设计方案。通过器件管脚的边界扫描单元,在板级甚至多个目标板组成的复杂系统间,构建了1条在集成电路边界绕行的移位寄存器链,可以实现复杂集成电路的嵌入式测试。该方案还可以实现故障注入,对航空发动机电子控制器机内自测试(B IT)能力进行验证。     

超标量RISC微处理器

TMS390Z50是一个有3100000个晶体管的 SuperSPARC 微处理器。该处理器具有以50MHz 传送150000000条指令/秒(MIPS)的峰值性能。由于 Mbus(一种工业标准模块总线)的片上支持,所以能组合高达4个 SuperSPARC 微处理器来传送600条 MIPS,并且可并行连接64个微处理器通过 Xbus(一种包交换扩充总线)。该处理器以一个时钟周期能执行高达3条指令的超标量机     

边界扫描技术在电子控制器测试中的应用

航空发动机电子控制器向更高性能和更高集成度的方向发展,使得传统测试方法难以满足需要.提出了通过边界扫描技术来解决电子控制器核心电路的测试问题.设计了边界扫描测试技术验证平台,主要包括边界扫描测试适配器和被测电路.对被测电路开展了基于边界扫描的测试试验,完成了主要指令的测试.同时通过扫描链实现了对被测电路的故障注入,通过这种方法注入故障可对航空发动机电子控制器的机内测试(BIT)能力进行验证.      

边界扫描技术在电子控制器测试中的应用研究

航空发动机电子控制器向更高性能和更高集成度的方向发展,使得传统测试方法难以满足需要。本文提出了通过边界扫描技术来解决电子控制器核心电路的测试问题。为了论证这一方案的可行性,设计了边界扫描测试技术验证平台,主要包括边界扫描测试适配器和被测电路。对被测电路开展了基于边界扫描的测试试验,完成了主要指令的测试。同时通过扫描链实现了对被测电路的故障注入,通过这种方法注入故障可对航空发动机电子控制器的机内测试（BIT）能力进行验证。本文探索了边界扫描测试技术在航空发动机电子控制器中的应用     

数字系统的可靠性和可测试性设计

数字系统的可靠性和可测试性越来越引起人们的关注,并形成了大量的理论和技术,介绍了常用的可靠性设计技术,例如避错技术、容错技术、编码检错技术、故障自检测和自诊断技术以及失败安全设计技术同时还描述了可测试性设计的特定技术、通用技术、边界扫描技术以及内建自测试设计技术,设计人员可以选择适当的技术进行可靠性和可测试性设计,从而提高数字系统的可靠性.     

边界扫描结构和IEEE 1149.1标准

介绍了边界扫描的基本结构、边界扫描测试操作流程、测试接口和IEEE1149.1标准规定的数据寄存器和指令寄存器,以及IEEE1149.1标准规定必须的3个指令。     

微处理器NRS中断系统设计

介绍了３２位嵌入式航空机载ＲＩＳＣ微处理器ＮＲＳ中断系统的体系结构;重点描述了片上中断控制器的工作原理和实现方法;分析了中断系统的性能;并总结了适合于嵌入式高速响应中断的设计特色。     

面向电子控制器测试的JTAG控制器IP软核设计

基于可编程门阵列(FPGA)设计JTAG(joint test action group)控制器知识产权(IP)软核,可以实现在线测试.通过分析测试访问端口(TAP)控制器状态机及边界扫描专用控制器芯片原理,针对发动机控制器中常用的数字信号处理器(DSP)芯片,设计了JTAG控制器IP软核以及基于该IP软核的边界扫描测...     

基于PC并行口的SVF文件解释和执行工具

以微型计算机为平台,利用简单的并行口下载电缆,实现了对边界扫描测试总线的控制,在此基础上,编程实现对 SVF 格式文件的解释和执行,从而构建了边界扫描测试系统的低层平台,配合第三方的 SVF 文件生成工具,就可以构成一个完整的边界扫描测试系统。     

1750A的控制台方式及其在测试中的作用

本文介绍了一种新型测控方式——控制台方式.这是一种在最初CPU 设计时,将测试功能加入到 CPU 固件中的方法。为测试和控制提供计算机核心部分-指令系统的支持,以通过执行指令的方式,达到对整个计算机的检测,是一种事半功倍的好方法。     

考虑多边界状态约束的飞翼布局无人机姿态控制

以大展弦比飞翼布局无人机为研究对象,针对强扰动环境下多边界状态约束时的飞行姿态控制问题,提出一种指令-控制律联合限制的全状态约束控制方法。该控制方法分别独立设计了指令边界限制器、过渡指令产生器和指令跟踪控制器3个部分。首先,基于无人机动力学特性设计的指令边界限制器,利用无人机的各个状态边界来限制姿态控制器的指令,实现了将非受控状态的约束问题转化为受控状态的约束问题;其次,基于"安排过渡过程"的思想并考虑约束限制环节,设计了过渡指令产生器,为无人机在线生成从当前姿态到期望跟踪姿态的过渡指令;最后,基于障碍Lyapunov函数和扩张状态观测器,设计了指令跟踪控制器,使无人机能够克服干扰且快速稳定地跟踪过渡指令。通过采用Lyapunov稳定性理论分析,该控制方法能够保证姿态跟踪误差收敛有界,且始终处于给定区间内部。仿真结果表明,该控制方法能够保证无人机飞行状态在不超出约束边界的同时,实现对姿态指令的准确跟踪。     

基于MOTOROLA D15手机模块的无线发送模块的设计

应用Motorola D15手机模块设计GPS系统中的无线发射部分，在硬件设计部分介绍了手机模块与微处理器的连接关系，而在软件部分介绍了AT指令、编码过程和发送过程。     

高性能微处理器性能模型设计

讨论了系统性能模型左体系结构设计中的作用，研究了高性能微处理器的性能仿真模型设计技术。系统是以超标量流水线技术为基础，基于ｉ９６０ＫＡ的指令集，采用高层次硬件描述语言实现．     

基于PC机的边界扫描测试实现

在介绍边界扫描测试基本原理的基础上,讨论了基于 PC 机的边界扫描测试系统的设计及其原则,包括总线、软件、测试生成算法等问题。     

利用数字直接综合技术的空地链路指令数据编码

空地链路分系统(SGLS)在航天器与地面站之间提供全双工通信链路,完成遥控、跟踪、遥测和测距。上行指令信号是-S波段载波,用频移键控(FSK)指令数据对其调相。指令数据格式为三元(空,1,0)信号。指令数据速率为1,2和10Kb/s。本文所用方法利用数字直接综合技术(DDS)来产生SGLS指令数据和时钟信号。三元指令数据和时钟信号都输进编码器,数字式产生一个FSK副载波,该副载波带幅度调制的时钟。指令数据速率确定S,1,0单音的频率。数字直接综合技术能确保相位连续性,频率稳定度取决于微处理器晶振精度。从直流到2MHz以上范围内,频率分辨率可保持在几周以内。这就可以产生1和2kb/s指令格式,以及更新的10kb/s格式。软件加以修改即可适应其它指令格式。利用数字技术使编码器具有更强的自测试和更完善的出错报告能力。     

边界扫描测试技术在集成电路测试中的应用

边界扫描技术是一种新型的VLSI电路测试及可测性设计方法,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案。介绍了边界扫描技术的原理、结构,讨论了该技术在集成电路测试中的应用。     

1553B总线接口SoC设计相关问题研究

随着电子技术的发展,实时系统对其数据总线接口的要求也越来越高.在深入研究1553B总线接口技术及协议的基础上,设计并研制了1553B总线接口SoC,该芯片自带微处理器,支持多种主机接口,可通过模式选择适配多种局部总线.同时针对所设计的SoC提出了一种通信软件的设计实现方法,该软件完成传榆层和驱动层功能.通过多种测试证明该芯片完全符合MIL-STD1553B协议,满足实时系统通信要求,具有较高的通用性、可靠性和较高的功能、性能密度.