排序方式: 共有1条查询结果,搜索用时 0 毫秒
1
1.
针对CPU、SPI与UART之间数据传输效率低和CPU指令执行效率低的问题,提出一种支持数据并行处理的IP核互联模型。通过设计AXI4主机转接口和扩展3条ARMv4自定义指令实现CPU与AXI4总线的互联;并设计AXI4从机转接口,克服APB转换桥的不足,使AXI4总线可与多个从机同时进行支持流水线操作的全双工通信。整个设计采用Verilog进行结构级描述并通过了Modelsim仿真。实验结果表明,本文设计的模型与目前市面上的AXI4互联模型相比,具有很高的带宽和数据传输效率;CPU执行所有测试指令只需要36个时钟周期,在数据传输完毕之前有156个空闲时钟周期,从而具有很高的指令执行效率。 相似文献
1