时频系统数字锁相技术研究

为了利用外部1PPS信号或10MHz频率信号驯服铷钟或晶振，本文推导建立了数字二阶/三阶锁相环频标模块的仿真模型，对模型中的锁相环、鉴相器量化、DA位数、定点运算、环路更新频率对相位噪声性能的影响等关键问题进行了分析，给出了参数设置依据及仿真结果，完成了频标模块的硬件设计，验证了模型的正确性。     

时频系统数字锁相技术研究

为了利用外部1PPS信号或10MHz频率信号驯服铷钟或晶振,本文推导建立了数字二阶/三阶锁相环频标模块的仿真模型,对模型中的锁相环、鉴相器量化、DA位数、定点运算、环路更新频率对相位噪声性能的影响等关键问题进行了分析,给出了参数设置依据及仿真结果,完成了频标模块的硬件设计,验证了模型的正确性。