高阶变步长自适应均衡算法及其硬件实现

文章针对卫星高速传输的需求，提出了一种高阶变步长的自适应均衡算法。首先，通过结合高阶自适应和变步长两种均衡算法，使步长因子的大小在一定范围与理论误差呈非线性关系。然后，利用理论误差数据和步长因子的乘积，对滤波器的变量进行更新，并根据更新变量值对滤波器系数进行修正，从而实现对信道的非线性自适应均衡。最后，对所提算法进行了仿真分析，并通过硬件实现进行了性能验证。硬件测试结果表明：与低阶定步长均衡算法相比，该算法可实现2dB~3dB的解调性能的改善，显著提升了系统性能。     

QPSK信号旋转方向对调制解调的影响

文章针对QPSK信号调制解调旋转方向不一致而导致的通信异常问题，通过深入分析及理论推导，得出当QPSK信号调制解调双方旋转方向不一致时，解调器译码输出的I Q支路数据与调制前的I Q支路数据彼此互换。基于此结论，对现有FPGA软件解相位模糊及译码算法进行了扩展及优化，使得解调器可兼容顺时针和逆时针两种旋转方向的QPSK调制信号的解调译码，从而提高了解调器的自适应性，仿真结果证实了该方法的有效性。     

FPGA实现高速全并行DFT／IDFT处理器的设计

文章介绍了采用Xilinx公司的Virtex4系列FPGA设计高速接收机中的DFWIDFT处理器的实现方法及技巧。充分利用Virtex4芯片的硬件资源,减少复杂逻辑,采用流水方式对复数数据实现了数字下变频、加窗、DFT、滤波、IDFT等运算。整个设计采用流水与并行方式,尽量避免瓶颈的出现,提高系统时钟频率,达到高速处理,满足高速解调的要求。     

级联滤波器并行频域实现的研究

文章介绍了一种用于两个或多个级联滤波器并行频域实现的有效的计算方法,特别是当滤波器阶数很大时,该算法只需计算一个DFT和IDFT,DFT／IDFT的点数远远小于滤波器的阶数;并且滤波器既可以是时不变的,也可以是时变的。     

全数字接收机中的并行插值技术研究

文章针对全数字接收机提出了一种并行插值结构.它不同于以往的串行插值,一次可以计算出一个符号内所需的所有插值点.这个特点改善了硬件中对插值计算的速度限制,提升了全数字接收机的性能.同时仿真结果表明,该并行插值结构可以很好的调整定时误差,适合应用在高速率的数据通信中.     

“嫦娥4号”中继星中继通信方案研究与分析

中继通信系统是"嫦娥4号"中继星的主载荷和完成任务的关键,须采用合理可行的技术方案,对"嫦娥4号"中继星中继通信系统的方案进行了研究和分析,并给出了设计难点和解决方案,通过Matlab进行了仿真验证,仿真结果表明:提出的解决方案能满足中继星通信要求。