一种高速数字复数乘加器的研制

复数乘加运算是实时数字信号处理系统经常使用的主要运算之一,随着实时数字信号处理的发展,复乘加的运算速度要求越来越高。本文研制了一种基于复杂可编程逻辑器件(CPLD)的高速数字复乘加器,其复乘加的次数可以用外部的输入信号控制,还可以同时共轭输出。该复乘加器成本低,编程灵活,可根据不同的要求广泛应用于各种数字信号处理系统中。