基于FPGA的数据接口电路设计

鉴于FPGA设计数字电路的多种优势,针对星上相机输出数据格式和地面采集系统接收数据格式不一致性,改变传统的设计方式,进行了基于FPGA的数据接口电路设计。文章描述了电路设计的基本原理、实现方案、时序仿真,并对电路设计中遇到的关键问题的解决进行了阐述。其中实现方案包括FPGA外围电路硬件设计和FPGA芯片内软件时序设计。     

椭圆振动切削加工的同步控制研究

利用椭圆振动切削加工的回转体表面微织构是在机床主轴旋转、平台进给和装置椭圆振动的联合运动下得到的,机床主轴转动与装置位移输出如果不能保持完全的实时同步,会造成微织构加工的偏差。为了解决这一问题,提出了一种新的基于转角的同步控制方法,该方法在主轴的对位基准处实现装置正弦信号的复位,以修正转速漂移造成的加工位置误差,并通过判断主轴角度信号实时输出对应幅值电压来实时同步信号输出和机床旋转运动。基于LabVIEW FPGA搭建同步控制模块,经试验验证,利用该方法加工的矩形阵列微织构轴向排列与中轴线平行,与周向排列的夹角和仿真结果的偏差不超过0.1°,织构深度随转角的不同发生预设的变化,因此,同步控制方法具有实时同步控制椭圆振动切削装置的能力。     

X射线脉冲星导航硬件脉冲轮廓累积研究

为了在X射线脉冲星地面实验系统仿真源模拟产生X射线的基础上,能够快速稳定地得到脉冲轮廓,采用硬件历元叠加的方法获得脉冲轮廓。研究了用硬件实现历元叠加及其数据整合的算法,该算法首先在MATLAB现场可编程逻辑阵列(FPGA)中实现,再通过MATLAB硬件描述语言(HDL)代码生成模块把算法转换成HDL,经编译后获得配置硬件的Bit文件,最终在开发板FPGA上实现数据处理的硬件模块。一段时间内的光子到达时间数据通过MATLAB算法得到的脉冲轮廓数据与通过硬件模块处理后得到的数据结果存在误差,在单个时间窗口内误差最大值为2个光子数,误差平均值占光子数统计平均值的0.084%;两组统计的脉冲轮廓数据中不同数据占总数据个数的9.481%,这样的误差不影响后端模拟导航模块的导航。利用硬件实现的历元叠加及其数据整合模块具有处理速度快、设备紧凑、功耗低的特点,为航天器利用X射线脉冲星导航提供了一种可行的硬件数据处理技术上的支持。     

高精度微弱磁场信号采集系统的设计与实现

微弱磁场测量是研究物质特性和探索未知世界的重要手段之一。实现高精度的微弱磁场信号测量需要设计高精度的信号采集系统,而以模拟量输出的磁强计通常需要数字采集系统进行模/数转换。为此,文章设计开发基于Σ-Δ型模/数转换器（ADC）的高精度微弱磁场信号采集系统,包括系统硬件电路设计和系统核心控制器FPGA的功能设计,实现了FPGA对ADC的读写控制,以及ADC输出数据的接收和发送等。性能测试结果表明,该系统的有效采样位数可接近理论值（21位）,输出噪声RMS值为1.9 μV,磁场测量精度满足0.1 nT要求。     

大动态大带宽数字接收机设计实现

大动态数字接收机是机场场面监视雷达的重要组成部分。论证了大动态、大带宽系统参数的选取,数字滤波器的MATLAB仿真设计,采用16位模数转换器,大容量FPGA构建数字接收机平台,解决了大动态、大带宽采样及其数字下变频处理问题,并高速光纤传输数据,给出设计分析及测试结果,该结果表明,信噪比满足系统动态范围的要求。该电路相对于模拟接收机有较高的性能,为现代雷达提供了一种高性能的数字接收机的解决方案,具有广泛的应用前景。     

DME询问信号捕获的设计与实现

捕获询问信号是DME地面设备的一个重要功能组成部分.现役的地面设备中大多使用的捕获单元为分离器件电路设计,其电路复杂,控制难度大,改进与维护成本高.针对这些问题,本文设计采用ADC结合FPGA作为主要功能器件,并通过软件算法完成数字滤波、脉冲峰值提取和半幅点计算,实现询问信号的识别与捕获.不仅大幅减少元器件的使用,缩小...     

一种基于FPGA实现的QPSK载波跟踪算法

针对多普勒频移对QPSK解调存在很大影响的问题,提出一种旋转相位叉积自动鉴频环路与科斯塔斯环路结合恢复载波的算法,在FPGA内实现精确频率跟踪和相位跟踪。经仿真和实际电路下载试验,该算法具有载波频率相位跟踪精度较高、消耗资源较小的优点。     

千兆光纤先锋网通信协议及其在网卡中的实现

根据航空电子综合系统的特点,对FC标准簇进行简化,设计了先锋交换网的通信协议(FC-Pio(Fibre Channel-Pioneer Net)协议).重点介绍其在网卡(MC)中的实现.由于简化了通信协议,软硬件的合理分工,使全部控制电路集成在一片FPGA之中,用双面PCB板实现.采用FC-Pio精简协议,也有效地降低了软件通信开销,提高了数据通信效率.     

TDICCD时序设计在FPGA中的工程实现

文章结合TDICCD和FPGA器件特点，主要从设计目标分析，VHDL算法描述、综合、布线、仿真、代码优化、代码测试验证等几方面，阐述了TDICCD时序设计的全过程；利用同步设计的思想避免了竞争与冒险；利用RC延迟模块实现了时序的精确调整；利用模块化思想提高了代码的可重用性、可测试性、可读性。最终，实现了一个6MHz像元输出速率下能正常工作的TDICCD的成像系统。     

激光位移传感器高速数据采集与处理系统设计

介绍了基于FPGA和单片机的激光位移传感器高速数据采集与处理系统的工作原理与软硬件设计,该系统采用FPGA作为核心控制器,主要完成A/D转换时钟控制、CCD像点位置提取、数据缓冲异步FIFO三部分功能。单片机负责键控、显示以及系统协调。这种基于FPGA和单片机的同步采集、实时读取采集数据的方案,可以提高系统采集和传输的速度。该硬件电路结构简单、成本低廉、可靠性高、功耗较低,满足了实际应用中的要求。