一种射频仿真时统子系统的技术设计

针对射频仿真系统中的时间同步问题,设计基于FPGA、DSP和GPS的时间统一系统。从工程实施的角度出发,详细阐述时统的硬件设计,介绍IRIG-B码的解码原理和各采样频率信号输出的过程。试验证明：该时统克服了常规时统设备的不足,性能更稳定,可靠性更高,更易于调试。     

基于FPGA的增强Lee滤波算法设计与实现

增强Lee滤波算法能够较好地滤除影响SAR景象匹配性能的相干斑噪声,是一种非常有效的SAR图像预处理方法.为了提高图像处理算法在硬件上实现的实时性,本文根据FPGA编程特点,对增强Lee滤波计算过程进行优化,并利用硬件描述语言完成了增强Lee滤波在FPGA中的实现.实际工程应用表明,此种方法能够快速实现SAR图像相干斑...     

一种基于FPGA的ISA航空总线设计方法

Nios Ⅱ处理器是Altera公司推出的基于SOPC系统的嵌入式软核处理器。在Quartus Ⅱ软件的SOPC Builder工具中,用户可以利用Nios Ⅱ处理器、标准配套外围设备以及用户自定义的逻辑接口IP核来创建适用的Nios Ⅱ嵌入式系统,再将设计下载到Altera公司的FPGA中进行实现。本文在Quartus Ⅱ软件中使用Verilog硬件描述语言创建了基于Avalon总线的ISA总线接口逻辑,并在SOPC Builder中实现对此元件的封装,使之成为可供Nios Ⅱ系统使用IP核。     

一种通用小型弹载图像遥测设备设计

弹载遥测设备是导弹研制阶段的重要参数测量设备，中小型导弹通常给遥测设备可使用空间比较狭小。目前，国内某小型导弹遥测设备指标提出了10 Mbps码率、能支持红外图像传输以及支持波道表在线可编程的要求，传统遥测产品的设计方案无法解决遥测设备体积小和功能全的突出矛盾。利用软件无线电的设计思想，采用AD9361和FPGA的硬件架构，使用了软件在线可编程技术、GMSK先进调制技术、基于FPGA的JPEG2000图像压缩技术和对称赋形天线技术，实现了一款集成度高、可靠性好、通用经济的先进弹载图像遥测设备。通过测试试验表明，弹载遥测设备简化了以往复杂的硬件设计，有效降低了弹载遥测设备的体积、重量和功耗，高集成度提高了产品可靠性，而且具备可重构能力，提高了弹载遥测设备的通用性和试验效率，有利于降低研发成本。     

实验教学范例解析:交通信号时间显示器

本文详细地介绍了将工程应用问题引入实验教学过程;采用EDA技术进行交通信号时间显示器的电路设计与仿真;硬件电路已在自主研发的FPGA创新开发实验箱七实现;本教学范例具有实际意义和推广价值.     

机载通信管理器的处理器模块设计

MPC8245主要集成了PowerPC603e低功耗处理器核与PCI桥接器,以PCI同步总线作为局部总线,适合扩展为系统主控制器(同样也作为系统显示与通信的主控制器)。PCI同步总线最大传输率132 MB,完全满足管理器显示数据传输的基本要求。同时处理器器件集成了PIC控制器DMA控制器DUART存储器控制器I2C总线等,可以降低模块组成开销。通过PCI配置空间的访问简化了硬件逻辑、驱动的设计。PCI局部总线的使用使系统的结构更加明晰,易于扩展为分布式系统,通过对模块的实现可加深对PowerPC体系结构、PCI总线的了解。     

FPGA在超周期延时电路中的应用

一般电路的暂态输出时间相对不是很长 ,而且电路的输入触发信号时间应小于输出时间的长度 ,这种电路设计思想有时满足不了某些场合的实际工程需要。为此 ,本文结合工程实际需要给出了利用FPGA设计超周期延时功能模块 ,该模块能准确的进行时序控制 ,可以不修改硬件满足时序要求。     

基于EAB资源的交织编译码器的设计与实现

提出了一种新的基于EAB资源交织编译码设计方案，利用FPGA技术实现了数字通信中交织器和解交织器，构建了具体的算法模型，并说明了设计中实际产生的问题及解决方法。     

TDICCD时序设计在FPGA中的工程实现

文章结合TDICCD和FPGA器件特点，主要从设计目标分析，VHDL算法描述、综合、布线、仿真、代码优化、代码测试验证等几方面，阐述了TDICCD时序设计的全过程；利用同步设计的思想避免了竞争与冒险；利用RC延迟模块实现了时序的精确调整；利用模块化思想提高了代码的可重用性、可测试性、可读性。最终，实现了一个6MHz像元输出速率下能正常工作的TDICCD的成像系统。     

基于DSP和FPGA的GPS伪随机码并行快速捕获方案设计

讨论了高动态下GPS伪随机码并行搜索的基本原理,以及自适应门限确定方法与搜索过程中应注意的问题。提出了一种基于高速DSP和FPGA的全数字解扩接收机方案,阐述了工作流程,并给出了系统的结构框图,经测试验证实现了伪随机码并行快速捕获的功能。