嵌入式微处理器NCS地址单元的设计与实现

提出了嵌入式微处理器的设计方案；给出了微处理器的虚拟地址空间到物理地址空间的转换算法；详细设计了地址单元的数据通路和控制时序，并用MENTOR工具验证了地址单元的RTL级描述的正确性。     

Intel处理器的发展趋势分析

通过对Intel公司的Pentium系列微处理器的分析、比较,从市场的需求状况、制造工艺的现状以及Intel公司的市场定位、产品策略等方面,论述了后Pentium时代微处理器发展方向以及技术、性能特点,为电脑用户在更新、升级上提供了有益的指导.     

数字存储示波器数据处理系统设计

基于传统单处理器系统有限的数据处理能力正逐渐成为示波器整机的瓶颈,作者设计了一种基于可编程系统芯片(System on programm ablech ip,SOPC)结构,用于1 GHz采样速率数字存储示波器(Digital storageos-cilloscope,DSO)的数据处理系统。系统中,根据模数转换器特征为其设计了具有数据缓存功能的接口单元;以A ltera Nios II/f软核为基础完成了专用微处理器的设计;针对DSO数据处理特征构建了4个并行处理电路;同时,系统还实现了液晶显示屏(LCD)的硬件驱动。SOPC结构的引入,使得该系统在具备强大数据处理能力的同时,具有低功耗和高集成度的特点。     

发动机FADEC中微处理系统故障检测

本文提出了一种用于航空发动机全权限数字电子控制 (FADEC)中微处理系统的加电自检 (POST)方法。研究了 Hamming编码对航空发动机 FADEC中信息的故障检测和校正方法, 对微处理系统中的 RAM存储器故障检测以及 Hamming编码的故障检测和纠错能力分别进行了模拟实验。      

32位微处理器的边界扫描设计

对边界扫描测试的支持是９０年代设计的微处理器的基本要求,ＮＲＳ４０００ 微处理器的边界扫描测试共支持８条指令,其中６条是公开指令,２条是私有指令．ＮＲＳ４０００边界扫描测试设计的特色主要体现在它提供了一个芯片测试、诊断调试的统一控制接口,支持内建自测试和内部部分路径扫描测试,形成了一个以边界扫描测试为主体,以自测试和部分扫描测试为支持的芯片测试机制．     

QACVR在赛斯纳“奖状”750飞机上的改装设计方案

提出了QACVR在赛斯纳"奖状"750飞机上的改装设计方案,详细介绍了改装设计中的重点工作。     

基于 SMS P和 C & I 方式的假目标干扰效果研究

SM SP和C&I是美国科学家提出的两种新型假目标干扰产生方式，其主要是对DRFM 技术截获的雷达信号进行抽取、复制、组合，生成干扰信号，可在雷达接收端形成密集假目标干扰，并具有一定的移频和压制效果。建立了两种假目标干扰的数学模型，通过研究脉压后的干扰波形，分析子脉冲数目、时隙等因素对干扰效果的影响。     

基于微处理器的大数及其计算方法研究

主要研究了无需限位的不定长二进制浮点数及其计算方法。给出了基于原码的不定长二进制浮点数的表示方法,并以加法和移位等逻辑算法为基础,总结出了不定长二进制浮点数四则运算的通用计算方法并给出计算实例,从而实现超长二进制浮点数的计算。     

NRS4000取指单元的设计

NRS4000是一种采用全正向设计思路的嵌入式32位RISC微处理器，它与Intel80960二进制兼容。本文在对NRS4000体系结构分析研究的基础上，对NRS4000的取指部件的设计作了较详细阐述。