GPS导航处理和卡尔曼滤波

本文详述了GPS导航中伪距、Δ距离的产生和导航消息的解码,列出了导航方程,考虑了时钟和大气延迟的校正,并给出了GPS导航处理的卡尔曼滤波方法。     

CMOS集成压控振荡器设计

通过分析CMOS差分负阻振荡器的工作原理,得到电路结构和参数的优化方案。基于0.18μm工艺,采用片上电感和可变电容,设计了一种基于开关调谐电容结构的宽可调范围的分段线性互补型交叉耦合CMOS集成压控振荡器。在提高振荡器的可调范围的同时,降低相位噪声。电路采用HSPICE进行仿真,在1.8 V电源电压下,振荡频率的变化范围为1.55 GHz~2.86 GHz,可调范围约为60%。功耗为5 mW~10 mW,相位噪声在10 MHz频率偏移处为-110 dB/Hz。     

DDS+PLL可编程全数字锁相环及其应用

提出一种采用 DDS+ PL L可编程全数字锁相环的设计方案 ,并介绍这种全数字锁相环的工作原理和应用。其中 ,锁相环采用数字控制频率综合器芯片 NCO作为环路振荡器 ,锁相环路的相位误差调整期望值存放在 RAM中 ,锁相环的工作状态和参数由计算机处理和控制。硬件电路采用大规模集成电路 EPL D集成。锁相环路具有快捕、量化精度高、抗干扰性强 ,任意可编程的特点。     

锁相环中数字分频器对输出信号相位噪声和杂散的影响

基于对数字分频器混叠效应的分析,解释了锁相环相位噪声线形模型与一些实验 结果误差较大的原因。并通过对数字分频器的建模,得到了数字分频器输出信号相位噪声和 杂散的计算方法。实验证明这种方法的计算结果与实验结果相吻合。再以此修正锁相环相位 噪声线形模型,使锁相环输出信号的相位噪声和杂散的预测能够更加准确。     

宽带锁相频率合成器设计

介绍了一种应用于末制导雷达的宽带锁相频率合成器的设计方法。分析了方案的选择以及系统的相位噪声指标,详细介绍了锁相频率合成芯片的特性以及环路滤波器的设计方法,并进行了参数计算和仿真分析。最后给出了电路实物和测试结果,测试结果符合系统指标。该频率合成器具有输出频带宽,相位噪声低,杂散小的特点。     

基于锁相环的永磁直线同步电机无传感器控制系统设计

设计了一种表贴式永磁直线同步电机无传感器控制算法。为克服低速运行时定子反电势过低不易观测的弊端,在静止坐标系下建立了定子电压的积分数学模型,将反电势观测项解耦为幅值固定易测的积分项。由于观测噪声的影响,通过传统直接计算法获得的速度信号毛刺现象较为严重,为此算法采用锁相环技术(PLL)对转子的位置和速度信号进行提取。建立PLL的二阶频域数学模型分析其稳态性能,并在输入信号存在相位阶跃、频率阶跃、频率斜升的情况下分别讨论了PLL的动态跟踪能力。仿真结果表明,算法能够实现转子位置、速度的准确观测,所构建的控制系统具有良好的稳定性和可控性。     

基于滑模观测器的永磁同步电机无传感器控制系统的优化研究

为了优化传统基于滑模观测器(SMO)的永磁同步电机(PMSM)无传感器控制系统的性能,分析了传统控制系统中相应模块的数学模型和控制算法存在的问题,建立了优化的基于SMO的PMSM无传感器控制系统模型并进行了仿真。通过分析传统SMO的数学模型,在保证SMO满足Lyapunov稳定条件的前提下,根据电机不同工况对滑模增益进行实时优化,提高了SMO的观测性能。为了提高锁相环(PLL)输出信号的质量,在PLL输入端加上低通滤波器,并对低通滤波环节造成的位置角度偏差进行补偿。通过仿真验证上述所采用优化策略的正确性和可行性,结果表明:优化模型在保证系统动态性能的同时能够获得比传统观察系统质量更高的观测信号。     

基于SMO的改进型转子位置检测方法

针对无位置传感器永磁同步电机（PMSM）在高速运行时无法准确观测转子位置,导致三相电流波动畸变的问题,提出了一种改进型滑模观测器（SMO）来预估转子位置和速度的新方法。该改进型滑模观测器采用S型切换函数来估算反电动势,并通过软件锁相环（SPLL）算法计算转子位置角,降低了传统滑模观测器抖振对转子位置角的影响,实现了PMSM在高速运行状态下转子位置角的准确观测。开发出一套高速永磁同步电机控制器,实现了电机在超高速高功率状态稳定运行。      

一种新型的硅微机械陀螺数字读出系统

为了简化系统设计,进一步改善陀螺的控制性能,提出了一种新型的微机械陀螺数字读出系统方案.该方案采用EPLL和AGC技术实现陀螺驱动模态的相位与幅度闭环控制,采用EPLL技术实现检测模态的信号解调.不仅降低了对陀螺品质因数的要求,而且省去了低通滤波器的设计.通过仿真实验不仅验证了该方案的可行性,还研究了EPLL参数对陀螺数字读出系统性能的影响.该方案对今后微机械陀螺系统的实现与性能的进一步提高有一定的指导作用,同时也为今后陀螺系统的误差补偿以及自标定、自校准奠定了基础.     

一种宽带高速跳频载波频综结构的设计

将DDS（直接数字合成）与PLL（锁相环）频率合成技术相结合,采用多环并列流水线结构,设计出混合扩/跳频系统的载波频率综合单元。利用DDS技术可实现频率分辨率高、转换时间快等要求,利用PLL技术可实现杂散抑制性能高、扩展宽带等要求,并采用多环并列硬件结构保证了系统的跳变速度和宽频带指标。经闭环测试平台的测试,系统达到350～1800MHz带宽可变,频率跳变速度10 000跳/s可变,杂散抑制优于-80dBc。文章首先给出详细的硬件设计方案及其实现,同时理论分析了个各项指标的优化,最后给出闭环测试平台的搭建以及最终测试结果。